Entwicklung und Implementierung effizienter Decodieralgorithmen für lineare Blockcodes

• Antragsteller: Professor Dr. Stefan Ruzika; Professor Dr.-Ing. Norbert Wehn
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2012 bis 2019
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 221415220

Fehlerkorrigierende Decodierverfahren spielen in Kommunikationssystemen eine zentrale Rolle. Die theoretisch beste Fehlerkorrekturrate wird bei Maximum-Likelihood (ML-)Decodierung mit Zuverlässigkeitsinformation erreicht. In praxisrelevanten Systemen werden heute iterative Heuristiken eingesetzt. Diese sind zwar sehr effizient, erreichen aber das optimale Korrekturpotenzial nicht. Dies gilt insbesondere für Codes mit dichten Parity-Check-Matrizen. Im Gegensatz dazu kann mit Decodierverfahren, die auf der Modellierung des Decodierproblems als ganzzahliges Optimierungsproblem (Integer Program (IP)) basieren, die optimale ML-Fehlerkorrektur erreicht werden. Solch ein Ansatz hat zudem den Vorteil, dass er im Gegensatz zu den meisten Verfahren aus derLiteratur universell auf alle Arten linearer Blockcodes (z. B. LDPC-, RS-, Turbo-Codes) anwendbar ist.Die bisher verfügbaren Algorithmen zur IP-Decodierung haben jedoch eine sehr hohe Komplexität. Im Rahmen dieses Antrags soll durch weitere wissenschaftliche Untersuchungen diese Komplexität reduziert werden, insbesondere durch Nutzung der spezifischen Problemstruktur eines Codes.Heutige Kommunikationssysteme (z. B. Mobilfunk) erfordern hohe Datenraten bei gleichzeitig hoher Energieeffizienz, die in der Regel von Softwareimplementierungen auf Standardprozessoren nicht erreicht werden können. Deshalb werden Algorithmen zur Fehlerkorrektur fast immer in Form optimierter dedizierter Hardware ausgeführt. Solche Hardwareimplementierungen erfolgen auf einem ASIC (application-specific integrated circuit) oder FPGA (field-programmable gate array).Wissenschaftliches Ziel des Antrags ist somit die Entwicklung effizienter Algorithmen zur Lösung dieses IP-Optimierungsproblems und deren Implementierung auf dedizierter Hardware. Zentral hierzu ist die auf der Theorie der linearen Optimierung beruhende Linear-Programming-(LP-)Decodierung. Diese ist in der Literatur bisher bezüglich einer möglichen Hardwarerealisierung kaum untersucht worden.Um dieses Ziel zu erreichen entwickeln wir effiziente Decodierverfahren, die auf den Methoden der mathematischen Optimierung basieren. Hierbei stehen die Berücksichtigung der Randbedingungen für eine effiziente Hardwarerealisierung im Vordergrund. Die wissenschaftliche Herausforderung besteht damit in der engen Verzahnung der anspruchsvollen wissenschaftlichen Bereiche Nachrichtentechnik, Hardwareimplementierung und mathematische Optimierung.

• DFG-Verfahren: Sachbeihilfen