Servicenavigation

Detailseite

Zurück

Projekt Druckansicht

MRAM Based Design, Test and Reliability for ultra Low Power SoC

Fachliche Zuordnung Rechnerarchitektur, eingebettete und massiv parallele Systeme
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung Förderung von 2015 bis 2022
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 284013114
 
Erstellungsjahr 2022

Zusammenfassung der Projektergebnisse

In jedem Rechnersystem sind die Datenspeicherung und die Datenübertragung entscheidende Schritte. Die Skalierung der Technologie hat zwar zu einer Verringerung des Platzbedarfs und zu Leistungsverbesserungen geführt, doch stehen die beiden dominierenden SRAM- und DRAM-Speichertechnologien vor verschiedenen Herausforderungen, die eine weitere Skalierung sehr schwierig machen. Während die Menge an statischer Energie (auch Leckageenergie genannt) bei diesen Technologien zunimmt, sind Power-Gating-Strategien für solche Speicher nicht sehr einfach, da sie ihren Inhalt verlieren und die gültigen Daten in solchen Speichern an anderer Stelle gespeichert werden müssen, bevor sie ausgeschaltet werden können. Aufgrund dieser Herausforderungen sind nichtflüchtige Speichertechnologien als Ersatz für On-Chip-SRAM- und DRAM-Speicher sehr wünschenswert, insbesondere für Normal-Off- und Instant-On-Computing, um Energieverluste zu vermeiden. Unter den verschiedenen aufkommenden nichtflüchtigen Technologien haben sprintronische Speicher, wie z. B. Spin- Transfer-Torque (STT), sowohl in der Industrie als auch in der Forschung aufgrund mehrerer attraktiver Merkmale wie Nichtflüchtigkeit, hohe Dichte, hohe Speicherung, hohe Lebensdauer und CMOS-Kompatibilität großes Interesse gefunden. Es gibt jedoch mehrere Probleme mit der Zuverlässigkeit und den Tests dieser neuen Technologie, die vor einem breiten Einsatz gelöst werden sollten. Während das Schaltverhalten von spintronischen Speichern grundsätzlich stochastisch ist, sollte die Variabilität bei den Lese- und Schreibvorgängen dieser Speicher modelliert und auf der Entwurfsebene berücksichtigt werden. Außerdem sollten die Ursachen für die Beeinträchtigung der Ausbeute bei dieser Technologie verstanden und geeignete Techniken zur Verbesserung der Ausbeute entwickelt werden. Gleichzeitig unterscheidet sich die Manifestation von Fertigungsfehlern bei dieser Technologie aufgrund zusätzlicher magnetischer Schichten stark von der herkömmlicher CMOS-basierter Speicher. Daher sollte eine geeignete Fehlermodellierung für spintronische Speicher durchgeführt werden, und dementsprechend müssen spezifische Speichertestmuster für MRAM-Speicher entwickelt werden. Das Ziel dieses Forschungsprojekts war es, die Nutzung der Nicht-Volatilität von STT-MRAM zu untersuchen, zu analysieren, zu entwerfen und zu optimieren, insbesondere im Kontext von Ultra-Low-Power-Geräten. Ziel war es, das volle Potenzial dieser Technologie in Kombination mit einer fortschrittlichen CMOS-Technologie zu bewerten, indem verschiedene Aspekte der Zellen-, Array-, Speicherhierarchie und des Architekturdesigns sowie der Fehlermodellierung, des Testdesigns, der Zuverlässigkeit und der Robustheit berücksichtigt wurden. Außerdem haben wir eine ganzheitliche MRAM-basierte Entwurfsmethodik entwickelt, von der Zellebene bis zur Architekturebene, indem wir eine Reihe von Modellierungs-, Entwurfs- und Simulationswerkzeugen von der Schaltkreis- bis zur Systemebene entwickelt haben, um eine hybride Speicherhierarchie und Prozessorarchitektur zu entwerfen und zu bewerten. Wir haben insbesondere die Herausforderungen in Bezug auf Zuverlässigkeit und Tests bei spintronischen Speichern erforscht und geeignete Modelle und Techniken zur Analyse der Variationsauswirkungen in dieser Technologie bereitgestellt.

Projektbezogene Publikationen (Auswahl)

 
 

Zusatzinformationen

© 2024 DFG Kontakt / Impressum / Datenschutz

Textvergrößerung und Kontrastanpassung