Delta-Sigma-ADC mit dynamischer Taktsteuerung

• Antragsteller: Professor Dr.-Ing. Dirk Killat
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2017 bis 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 391630368

Ziel des Projektes sind neue Verfahren für die Dynamisierung der Abtastrate in Delta-Sigma-ADCs. Die Steuerung der Taktrate soll dabei digital erfolgen, indem der Datenstrom ausgewertet und damit der Takt-generator variiert wird. Dabei wird möglichst nicht der Datenstrom am Ausgang der Kette aus Dezimierungs- und FIR-Filter ausgewertet, sondern der Datenstrom aus einer Taktebene zwi-schen dem Takt des Delta-Sigma-Modulators und der Ausgangsdatenrate des Dezimierungsfilters. Durch diese Methode soll der zeitlichen Fehler des dezimierten Signals gegenüber dem Originalsignal bei Änderung der Modulator-Taktrate minimieren werden.In einem ersten Schritt werden verschiedene Ansätze zur aktiven digitalen Taktregelung auf Modellebene untersucht und die Ergebnisse mit denen von asynchronen Delta-Sigma-ADCs, die auf Komparatoren mit Hysterese basieren, verglichen. Ein Kriterium ist hier neben der Signalqualität auch die erreichbare Reduktion der mittleren Taktfrequenz und damit das Energieeinsparpotential.Die vorgeschlagenen Lösungen sollen an einem modularen und flexibel konfigurierbaren System aus analogem Testchip und digitaler Signalverarbeitung im FPGA verifiziert werden. Kern des analogen Testchips wird ein zeitkontinuierlicher Delta-Sigma-Modulator mit dynamischer Zeitskalierung des Schleifenfilters sein. Für die Zeitskalierung werden die Widerstände der aktiven RC-Integratoren programmierbar ausgelegt und die On-Widerstände der Schalter kalibriert.Trotz eines variablen Modulator-Taktes wird die Ausgangsdatenrate mit einem Dezimierungsfilters mit variablem Down-Sampling-Ratio konstant gehalten. Dieser wird zusammen mit der digitalen Taktregelung im FPGA implementiert.Bei der Evaluierung des Testchips und der Auswertung der Ergebnisse wird ein besonderer Wert darauf gelegt, die beobachteten Abweichungen in das ursprünglichen Modell einzubauen und die tatsächlichen Messungen mit dem Modell in Deckung zu bringen. Hierdurch wird sichergestellt, dass alle Effekte, die zu einer Abweichung von der idealen Charakteristik führen, auch verstanden werden.

• DFG-Verfahren: Sachbeihilfen