Steigerung der Leistung von MOS-Bauelementen durch Stoßionisation

• Antragsteller: Professor Dr. Ignaz Eisele; Professor Dr.-Ing. Christoph Jungemann
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2007 bis 2011
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 46486005

Ein Großteil der elektrischen Verlustleistung von integrierten Schaltungen wird durch Leckströme verursacht, die mit jeder neuen Technologiegeneration noch zunehmen. Dies führt zu einem erhöhten Kühlaufwand und Energieverschwendung. Reduktion der Leckströme ist daher eines der wesentlichen Ziele der ITRS (International Technology Roadmap for Semiconductors). Durch das neuartige IMOS-Prinzip kann der Leckstrom eines Transistors deutlich gesenkt werden. Das am Institut für Physik der Universität der Bundeswehr entwickelte Konzept eines vertikalen I-MOS-Transistors ist zurzeit der viel versprechendste Ansatz dieser Art und soll genauer untersucht werden. Es muss im Detail geklärt werden, wie dieser Transistor funktioniert und wie man ihn auslegen muss, um eine optimale Leistung zu erzielen. Durch neue Oxidationsprozesse soll die maximale Prozesstemperatur reduziert werden, wodurch die Ausdiffundierung der hoch dotierten P-Schicht verhindert werden soll. Durch Einfügen einer verspannten SiGe-Schicht soll die Schwellspannung des Transistors auf ein mit modernen CMOS-Transistoren kompatibles Maß reduziert werden. Parallel zu den technologischen Untersuchungen soll ein Simulationsmodell entwickelt werden, mit dem die Funktionsweise des IMOS-Transistors untersucht und optimiert werden kann. Insbesondere die Ausschaltzeit und das Rauschverhalten des Transistors sind dabei von Interesse.

• DFG-Verfahren: Sachbeihilfen
• Beteiligte Person: Professor Dr.-Ing. Hermann Baumgärtner