Verfahren zur ausfallsicheren Verdrahtung von Signalnetzen in integrierten Schaltungen

• Antragsteller: Professor Dr.-Ing. Erich Barke
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2007 bis 2011
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 47305300

• Erstellungsjahr: 2011

Zusammenfassung der Projektergebnisse

Keine Zusammenfassung vorhanden

Projektbezogene Publikationen (Auswahl)

• Erhöhung der Ausbeute durch robuste Verdrahtungsnetzwerke. In 1. GMM/GI/GI-Fachtagung Zuverlässigkeit und Entwurf, pages pp. 117-123, 2007
  P. Panitz, A. Quiring, H.-C. Müller, M. Olbrich, E. Barke, and J. Koehl
  
• Robust wiring networks for DfY considering timing constraints. In Proc. of the ACM Great Lakes Symposium on VLSI, pages pp. 43-48, 2007
  P. Panitz, M. Olbrich, J. Koehl, and E. Barke
  
• Considering possible opens in non-tree topology wire delay calculation. In Proc. of the ACM Great Lakes Symposium on VLSI, 2008
  P. Panitz, M. Olbrich, E. Barke, M. Buehler, and J. Koehl