Detailseite
Projekt
Prozessorarchitekturen und Compilertechniken zur verlustarmen digitalen Signalverarbeitung
Antragsteller
Professor Dr. Peter Marwedel
Fachliche Zuordnung
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung
Förderung von 1999 bis 2007
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5173900
Das Forschungsvorhaben beschäftigt sich mit Systemen zur digitalen Signalverarbeitung, welche auf programmierbaren Prozessoren basieren. Zur Minimierung der Verlustleistung solcher Systeme wird ein ganzheitlicher Ansatz, der sowohl Hardware als auch Software umfaßt, verfolgt. Zum einen werden HardwareMaßnahmen in der Prozessorarchitektur (in erster Linie auf der Register-Transfer-Ebene) untersucht, welche die Leistungsaufnahme der Systemalgorithmen durch Optimierung der Hardware minimieren. Zum anderen soll ein C-Compiler entwickelt werden, der die verfügbare Prozessorhardware im Hinblick auf die Leistungsaufnahme hinreichend gut ausnutzt, um die bisher übliche zeitaufwendige Assemblerprogrammierung zu vermeiden und auch die Optimierung auf algorithmischer Ebene zu erleichtern. Als Demonstrator wird der z.Zt. an der TU Dresden in der Entwicklung befindliche digitale Signalprozessor M3 dienen. Ein Jahr nach Beginn des Projekts ist die Kooperation mit Prof. Noll von der RWTH Aachen geplant, mit dessen Hilfe die Leistungsaufnahme bis zur Layoutebene des Schaltkreises optimiert und modelliert weden soll. Da nur das Zusammenspiel von Systemalgorithmen, Compilertechniken, Prozessorarchitektur und Schaltkreisentwurf eine größtmögliche Optimierung der Leistungsaufnahme für gegebene Applikationen gewährleisten kann, wird der beabsichtigte ganzheitliche Ansatz in enger Zusammenarbeit zwischen der Universität Dortmund, der TU Dresden und der RWTH Aachen verfolgt werden.
DFG-Verfahren
Schwerpunktprogramme
