Effiziente Algorithmen zur Logiksynthese und Verifikation bei VLSI-Schaltkreisen

• Antragsteller: Professor Dr. Bernd Becker
• Fachliche Zuordnung: Informatik
• Förderung: Förderung von 1995 bis 2001
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5209416

Ausgehend von den bereits in den vergangenen Förderperioden erzielten Ergebnissen sollen die Arbeiten mit folgenden Schwerpunkten fortgesetzt bzw. abgeschlossen werden:Logiksynthese: - Zweistufige Realisierungen durch Minimierung von allgemeinen Exclusive Sum of Products (ESOPs)- Mehrstufige Realisierungen unter Verwendung von EXOR als Grundgatter, Integration von ESOPs, exakter Synthese und Transformationen. Verifikation: - Verifikation von (arithmetischen)Schaltungen mit EXOR-basierten, word-level Datenstrukturen- Algorithmen für die sequentielle Verifikation mit dem MORE-Konzept.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 731: Effiziente Algorithmen für diskrete Probleme und ihre Anwendungen