Detailseite
Projekt
Design-Verschleierung mit sequenziellem Timing gegen Reverse-Engineering
Antragsteller
Professor Dr.-Ing. Bing Li; Professor Dr.-Ing. Ulf Schlichtmann; Professor Dr.-Ing. Georg Sigl
Fachliche Zuordnung
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elek
DFG - GEPRIS
Servicenavigation
${env.ocHelper.getBundleString("default.error.page.internalError")}:
Fehler beim Erzeugen der Velocity-Ausgabeseite 'showDetail.vm'.
${env.ocHelper.getBundleString("default.error.page.details")}: Es ist ein Fehler auf getreten: de.tarent.octopus.response.ResponseProcessingException: Fehler beim Erzeugen der Velocity-Ausgabeseite 'showDetail.vm'.
${env.ocHelper.getBundleString("default.error.page.message.part",["gepris@dfg.de"])}