Feld-Effekt Transistor mit verspanntem Graphen - Nano-elektro-mechanische Transistoren für Low Power Anwendungen und lokal justierbaren elektronischen Eigenschaften

• Antragsteller: Professor Dr. Joachim Knoch
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik ; Experimentelle Physik der kondensierten Materie
• Förderung: Förderung von 2013 bis 2018
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 242588083

Für zukünftige energie-autarke Systeme wird eine neue Klasse von elektronischen Bauelementen benötigt, die fast keine Verlustleistung im Stand-by Betrieb aufweisen und bei sehr geringen Spannungen betrieben werden können. In diesem Zusammenhang werden nano-elektro-mechanische Systeme (NEMS) intensive untersucht. Z.B. weisen nanoskalige Relais, die auf der Feld-Effekt induzierten Verbiegung von z.B. Silizium Nanodrahtstrukturen beruhen, extrem geringe Leckströme und ein ultimativ steiles Schaltverhalten auf. Allerdings leiden NEMS Systeme unter Degradation auf Grund des mechanischen Kontaktes. Darüber hinaus weisen diese Bauelemente eine große Hysterese auf. Alternative NEMS-Konzepte wie die suspended gate FETs sind kapazitiv gekoppelt, wodurch die Degradation auf Grund des mechanischen Kontaktes vermieden wird. Allerdings weist auch der suspended gate FET eine große Hysteres auf und sehr hohe Spannungen werden benötigt. Im hier vorgestellten Projekt sollen NEMS Transistoren hergestellt und untersucht werden, die die Zuverlässigkeit und die Anströme von konventionellen MOSFETs mit signifikant kleineren Leckströmen im Auszustand kombiniert. Erreicht wird dies durch das Ausnutzen des piezoelektrischen Verhaltens von Graphene Nanoribbon. Durch Feld-Effekt-induzierte Verspannung des Graphene und dem Feld-Effekt, der auf Leitungs- und Valenzband wirkt, werden wie im konventionellen MOSFET eine Potentialbarriere per Feldeffekt manipuliert, gleichzeitig aber die Bandlücke verändert. Daher weisen solche Bauelemente - im Folgenden nano-elektro-mechanische verspannte Graphen FETs genannt - ein überlegenes Schaltverhalten auf. Durch die Kombination eines beweglichen Gates, durch welches ein definierter Verspannungszustand eingestellt werden kann, und eines fixierten, elektrostatischen Gates können diese Bauelemente auch für analoge Anwendungen verwendet werden. Darüber hinaus kann durch die dauerhafte Adhäsion des beweglichen Gates an die gegenüberliegende Elektrode dauerhaft ein Verspannungszustand lokal auf einem Chip eingestellt werden, was z.B. in mehrwertigen Logiken oder nanoskaligen Spektrometern Anwendung finden kann.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1459: Graphene