Detailseite
Projekt
Selbstanpassende grobgranulare rekonfigurierbare Architekturen zur Erhöhung der Zuverlässigkeit von eingebetteten Systemen.
Antragsteller
Professor Dr. Wolfgang Rosenstiel (†)
Fachliche Zuordnung
Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung
Förderung von 2010 bis 2015
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 181827175
Das Gesamtziel des ARES-Projektes ist die Entwicklung von kostengünstigen zuverlässigen eingebetteten Systemen durch adaptive Methoden zur Fehlerbehandlung. Auf dem Weg zu unserem Gesamtziel haben wir in den vorhergehenden Projektphasen Methoden zur Fehlererkennung und Fehlerreparatur entwickelt, die auf grob granularen rekonfigurierbaren Architekturen basieren. Damit haben wir eine sehr zuverlässige und effiziente Komponente des Gesamtsystems geschaffen, die nun als Mittler zwischen der darunter liegenden technologischen Ebene und der darüber liegenden Anwendungsebene eingesetzt werden kann und sich dadurch in besonderer Weise für eine ebenenübergreifende und adaptive Fehlerbehandlung auszeichnet. Aus diesen Eigenschaften leiten sich auch die drei zentralen Ziele für die nächste Projektphase ab: Ein erstes Ziel ist die Anbindung an die Technologieebene. Dabei soll zum einen untersucht werden, wie Fehler auf der technologischen Seite frühzeitig erkannt und an höhere Ebenen zur Behebung gemeldet werden können, zum anderen wie Fehler in ihrer Entstehung erkannt werden können, um direkt Gegenmaßnahmen einzuleiten noch bevor er zu einem fehlerhaften Verhalten auf einer höheren Ebene führen kann. Als Technologie werden wir die neue FDSOI Technologie verwenden, die die Möglichkeit zur Veränderung der Threshold-Spannung zur Laufzeit bietet und dadurch idealerweise unseren adaptiven Ansatz unterstützt. Das zweite Ziel ist die Anbindung an die Anwendungsebene, um die anwendungsabhängige Nutzung der Technologieebene zur Fehlerbehandlung zu ermöglichen. Das dritte Ziel ist die Entwicklung und Herstellung eines Chips mit Teststrukturen, um den Nutzen unserer Methodik auch in silico unter Stressbedingungen quantitativ nachweisen zu können. Mit der Umsetzung dieser Ziele werden wir eine Zuverlässigkeitsmethodik für die industrielle Nutzung und auch für weitere Forschungsvorhaben zur Verfügung zu stellen, die die Zuverlässigkeit von SoCs kostengünstig und energieeffizient erhöht und damit die Möglichkeit bietet die CMOS Ära zu verlängern.
DFG-Verfahren
Schwerpunktprogramme
