Reprogrammierbare Silizium-Nanodraht Logikschaltungen

• Antragsteller: Professor Dr.-Ing. Walter Michael Weber
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2011 bis 2017
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 191017672

• Erstellungsjahr: 2019

Zusammenfassung der Projektergebnisse

ReproNano zielte auf neuartige Silizium und Germanium Nanodraht basierte Transistoren und Schaltungen ab, die eine inhärente Multifunktionalität auf Baulementebene aufweisen und eine fein granulare reprogrammierbare Elektronik ermöglichen. Anders als in feldprogrammierbaren Gate- Arrays (FPGAs), bei denen statisch definierte funktionale Blöcke flexibel miteinander verbunden werden, verfolgte ReproNano eine Umkonfiguration auf Bauelementebene. Dieses Konzept verspricht den Entwurf neuartiger Schaltungen und Systeme, in denen die Anzahl an Transistoren und die Laufzeiten signifikant (im Vergleich zu CMOS) reduziert werden. Das Potential rekonfigurierbarer Schaltungen wurde bereits in XOR-basierten Gattern, Multi-Eingangs-Gattern und als Anwendung in der Hardware-Sicherheit nachgewiesen. In dem von der DFG geförderten Vorhaben wurde die rekonfigurierbare Elektronik auf Material-, Bauelement- und Schaltungsebene vorangetrieben. Der rekonfigurierbare Feldeffekttransistor (RFET) ist das Kernelement dieser Entwicklungen. Er ermöglicht die flexible Umprogrammierung zwischen p- und n-FET-Charakteristik mittels eines Spannunssignals. Komplementäre Schaltungen mit niedrigem Leistungsverbrauch können durch baugleiche RFETs ohne Dotierung hergestellt werden. Im Vorhaben ReproNano wurden RFETs auf Basis von bottom-up synthtisierten Silizium und Germanium und top-down auf silicon-on-insulator (SOI) Substraten hergestellt. Mit den Silizium basierten Bauelementen wurden die wesentlichen Voraussetzungen für eine Realisierung von rekonfigurierbaren Schaltungen erreicht. Darunter zählen die Symmetrie der IV-Kennlinien, die Untersuchung des Skalier- und Performance-Verhaltens und die Realisierung grundlegender logischer Schaltungskonfigurationen. Insbesondere erlaubt die Symmetrieeinstellung mittels elastischer Verspannung, die bisher nur von ReproNano nachgewiesen worden ist, realistische Schaltungsszenarien mit nur einer Versorgungsspannung. Um die Einsatzspannungen zu reduzieren und eine Skalierung zu ermöglichen wurden 3D omega gate Geometrien entwickelt. Durch die Realisierung parallel integrierter Nanodrähte mit geringen Eingangswiderständen und Kapazitäten konnten erhöhte An-Ströme erzielt werden. Germanium basierte RFETs wurden zum ersten mal demonstriert und es konnte nachgewiesen werden, dass diese Technologie das Potential aufweist die Verbrauchsleistung und die Schaltungsverzögerung signifikant zu reduzieren. 3D-Bauelement- und Prozess-Simulationen wurden zur Verifizierung, Modellbildung und Prognose von Bauelementcharakteristiken eingesetzt. Bauelement Einheitszellen sowie logische Schaltungen konnten entwickelt, simuliert und realisiert werden. Es wurde eine Bibliothek an Gatter, Multiplexer, multi-bit Addierer und Arithmetische Rechenenheiten (ALU) erstellt die klare Vorteile gegenüber herkömmliche CMOS Realisierungen aufweisen. Das Potential rekonfigurierbarer Schaltungen wurde weiter anhand von Studien über Laufzeiten, Flächen- und Leistungsverbrauch gegenüber CMOS evaluiert.

Projektbezogene Publikationen (Auswahl)

• Dually active silicon nanowire transistors and circuits with equal electron and hole transport. Nano Letters 13 pp 4176–4181 (2013)
  A. Heinzig, J. Trommer, D. Grimm, T.Mikolajick and W. M. Weber
  
• Elementary Aspects for Circuit Implementation of Reconfigurable Nanowire Transistors. Electron Device Letters (IEEE) 35, p. 141 (2014)
  J. Trommer, A. Heinzig, S. Slesazeck, T. Mikolajick and W. M. Weber
  
• Performance of Stress dependent reconfigurable Silicon Nanowire Transistors. Elec. Dev. Lett. (IEEE) 36, pp. 991-993 (2015)
  T. Baldauf, A. Heinzig, J. Trommer, T. Mikolajick and W. M. Weber
  
• Scaling and graphical transport-map analysis of ambipolar Schottky-barrier thin-film transistors based on a parallel array of Si-nanowires. Nano Letters 15, pp. 4578-4584 (2015)
  D.-Y. Jeon, S. Pregl, S.-Y. Park, L. Baraban, G. Cuniberti, T. Mikolajick and W. M. Weber
  
• Silicon Nanowires: Fabrication and Applications in Anisotropic Materials: Chapter 1 Preparation, Properties and Applications. Editor: L. Quan. NanoScience and Technology, Series. Springer International Publishing AG, Switzerland pp. 1-25 (2015) ISBN: 978-3-319-18292-6
  T. Mikolajick and W. M. Weber
  
• Printable Parallel Arrays of Si Nanowire Schottky-Barrier-FETs with Tunable Polarity for Complementary Logic. IEEE Transact. on Nanotechnology, 15, pp. 549 - 556 (2016)
  S. Pregl, A. Heinzig, L. Baraban, G. Cuniberti, T. Mikolajick and W. M. Weber
  
• Enabling Energy Efficiency and Polarity-Control in Germanium Nanowire Transistors by Individually Gated Nano-Junctions. ACS Nano, 11, pp 1704–1711 (2017)
  J. Trommer, A. Heinzig, U. Mühle, M. Löffler, A. Winzer, P. M. Jordan, J. Beister, T. Baldauf, M. Geidel, B. Adolphi, E. Zschech, T. Mikolajick, and W. M. Weber
  
• Exploiting transistor-level reconfiguration to optimize combinational circuits. Design and Test in Europe - DATE 2017 IEEE, EDA proceedings pp. 338-346 (2017)
  M. Raitza, A. Kumar, M. Völp, D. Walter, J. Trommer, T. Mikolajick and W.M. Weber
  
• Operation regimes and electrical transport of steep slope Schottky Si-FinFETs. Journal of Applied Physics 121, 064504 (2017)
  D.-Y. Jeon, J. Zhang, J. Trommer, S.-J. Park, P.-E. Gaillardon, G. De Micheli, T. Mikolajick and W. M. Weber
  
• Silicon and Germanium Nanowire Electronics: Physics of Conventional and Unconventional Transistors. Reports on Progress in Physics (ROPP) 80, 066502 (50pp) (2017)
  W. M. Weber and T. Mikolajick
  
• The RFET - a reconfigurable nanowire transistor and its application to novel electronic circuits and systems. Semiconductor Science and Technology SST 32, 043001 (17pp), (2017)
  T. Mikolajick , A. Heinzig, J. Trommer, T.Baldauf and W. M. Weber
  
• A Physical Synthesis Flow for Early Technology Evaluation of Silicon Nanowire based Reconfigurable FETs. IEEE Proc. Design, Automation and Test in Europe (DATE) pp. 605-608 (2018)
  S. Rai, A. Rupani, D. Walter, M. Raitza, A. Heinzig, T. Baldauf, J. Trommer, C. Mayr, W. M. Weber and A. Kumar
  
• A wired-AND transistor: Polarity controllable FET with multiple inputs. IEEE Conference Digest of the 76th Device Research Conference (DRC), Santa Barbara CA, USA, p. 1-2 (2018)
  M. Simon, J. Trommer, B. Liang, D. Fischer, T. Baldauf, M. B. Khan, A. Heinzig, M. Knaut, Y. M. Georgiev, A. Erbe, J. W. Bartha, T. Mikolajick and W. M. Weber
  
• Reconfigurable Si Nanowire Nonvolatile Transistors. Advanced Electronic Materials 4, 1700399 pp. 1-6, (2018)
  S.-J. Park, D.-Y. Jeon, S. Piontek, M. Grube, J. Ocker, V. Sessi, A. Heinzig, J. Trommer, G.-T. Kim, T. Mikolajick and W. M. Weber
  
• Vertically Integrated Reconfigurable Nanowire Arrays. IEEE Electron Device Letters 39, pp. 1242-1245, (2018)
  T. Baldauf, A. Heinzig, T. Mikolajick and W. M. Weber
  
• Eliminating Charge Sharing in Clocked Logic Gates on the Device Level Employing Transistors with Multiple Independent Inputs. Accepted for IEEE ESSDERC Proc. 2019 (2019)
  J. Trommer, M. Simon, S. Slesazeck, W. M. Weber and T. Mikolajick
  
• Functionality-Enhanced Devices: An alternative to Moore's Law. Chapter 3 “Germanium based nanowire polarity controllable transistor”. Editor: P. E. Gaillardon. The Institution of Engineering and Technology (IET) , London, UK pp. 13-25 (2019) ISBN: 9781785615580
  W. M. Weber , J. Trommer, A. Heinzig and T. Mikolajick
  
• Nanowire Arrays Designing Efficient Circuits Based on Runtime-Reconfigurable Field- Effect Transistors. IEEE Transactions on Very Large System integration TVLSI 27, pp.560 - 572 (2019)
  S. Rai, J. Trommer, M. Raitza, T. Mikolajick, W. M. Weber and A. Kumar