SiC-Schalter im Matrixumrichter
Zusammenfassung der Projektergebnisse
2.1 Wesentliche Ergebnisse Professur "Elektrische Maschinen und Antriebe", Prof. Hofmann: In Rahmen des Förderprojekts wurde die Anwendung unipolarer SiC Leistungshalbleiter mit Fokus auf Antriebsstromrichter untersucht. Im Vordergrund stand dabei der normally-on JFET, der aufgrund seiner Eigenschaften derzeit der favorisierte Transistor in SiC für die Sperrspannungsklasse von 1200V ist. Neben dem normally-on-Verhalten erfordern vor allem die Eigenschaften des steuerseitigen pnÜbergangs neue Betrachtungsweisen und Schaltungskonzepte für die Ansteuerung dieses Transistortyps. Mit Blick auf die JFET-Anwendung in Antriebsstromrichtern entstand ein stromquellenbasiertes Gatetreiberkonzept, welches ohne zusätzlichen Informationsbedarf den JFET während passiver Schaltvorgänge sicher im Aus-Zustand belässt. Vor allem im komplex organisierten Matrixumrichter kann von dieser Eigenschaft profitiert werden. Ein Innovationsmotor auf dem Gebiet der Stromrichter sind reduzierte Halbleiterverluste. Je nach Zielapplikation werden diese schwerpunktmäßig investiert in die Steigerung des Umrichterwirkungsgrads oder in die Anhebung der Leistungsdichte. Im Rahmen dieses Förderprojekts entstand ein Berechnungsinstrument, welches auf Basis gemessener und simulierter Daten die zu erwartenden Halbleiterverluste im Matrix- sowie Spannungszwischenkreisumrichter angibt. Messungen zum Schalt- sowie Leitverhalten der zu untersuchenden Bauelemente werden kombiniert mit realitätsnahen Kommutierungs-arbeitspunkten und Laststromverläufen. Dadurch wird die Quantifizierung der zu erwartenden Halbleiterverluste möglich. Für vergleichbare Spannungs- und Stromsteilheiten lassen sich im untersuchten Bereich die Umrichterverluste bis zu 53% (SiC JFET) sowie 38% (IGBT mit SiC Schottky-Diode) reduzieren. Energieeffiziente Stromrichtergeräte sind auf Basis von SiC Schaltern möglich. Dabei zeigt sich, dass im Fall des IGBTs allein im Ersatz der Si pin-Diode durch eine SiC Schottky-Diode enormes Verlusteinsparpotential besteht. Mit dem SiC JFET sind noch höhere Verlusteinsparungen möglich. Der Anwender muss in diesem Fall jedoch das normally-on-Verhalten des JFETs akzeptieren. Hybride Strukturen wie eine Kaskodenschaltung mit SiC JFET und Si MOSFET könnten in naher Zukunft als Zwischenlösung fungieren, bevor der JFET allein als Transistor Anwendung finden wird. Professur "Leistungselektronik und elektromagnetische Verträglichkeit", Prof. Lutz: Ein Schwerpunkt des Projektes war die Untersuchung der "forward-recovery"-Beanspruchung des IGBTs im Matrixumrichterkommutierungskreis. Verantwortlich für die höhere Einschaltspannungsspitze beim IGBT im Vergleich zur bipolaren Diode ist die Begrenzung des n- Emittergebietes (Kanalgebiet beim IGBT) durch die emitterseitigen p-Zonen. Eine wirkungsvolle Maßnahme zur Reduzierung der Einschaltspannungsspitze ist deshalb die Verwendung von Trench- IGBTs, was durch Simulation und Messung belegt wurde. Weiterhin wird beim Feldstopp-IGBT die Löcherinjektion kollektorseitig durch die zusätzliche n-Schicht behindert. Dadurch kommt es ebenfalls zur einer deutlichen Erhöhung der Einschaltspannungsspitze. Die größten Einschaltspannungsspitzen treten -wie bei bipolaren Dioden- bei NPT-dimensionieten Bauelementen auf. Das liegt an der großen Basisweite und der damit verbundenen großen Ausdehnung der Raumladungszone. Es wurde weiterhin gezeigt, dass die Einschaltspannungsspitze mit höherer Temperatur und höherem Schaltstrom zunimmt. Der abzuschaltende IGBT sollte mit einem nicht zu hohen Gatewiderstand angesteuert werden, um kapazitive Effekte zu verringern, die ebenfalls zu einer Erhöhung der Einschaltspannungsspitze führen. Die Ursache für die höheren Einschaltspannungen wurden erklärt. Als weiterer Arbeitspunkt wurde die Parallelschaltbarkeit von SiC-JFETs untersucht. Die Transferkennlinie hat nahzu vollständig einen positiven Temperaturkoeffizient, was für die statische Stromaufteilung von parallelgeschaltenen JFETs günstig ist. Die Durchbruchspannung der Gate- Source-Strecke nimmt mit steigender Temperatur ab, was den Arbeitsbereich der Gatespannung bei hohen Chiptemperaturen einschränkt. Die Durchbruchspannung ist eine Punch-Through-Spannung, und ist damit die Fläche unter dem dreiecksförmigen Feldverlauf zwischen den beiden den Kanal begrenzenden p-Regionen. Die Temperaturabhängigkeit kann mittels einer durch Löcherinjektion verringerten Weite der Raumladungszone modelliert werden. Es wurde die Parallelschaltbarkeit von 2 SiC-JFETs experimentell untersucht. Dabei ist das Abschalten von JFETs mit deutlich abweichender Transferkennlinie kritisch. Es kann durch einen der JFETs transient maximal der doppelte Schaltstrom fließen. Bei Parallelschaltungen von n JFETs, könnte einer der Schalter mit dem n-fachen Schaltstrom belastet werden, was eine Überlastung zur Folge haben könnte. Daher sind die JFETs vor der Parallelschaltung notwendigerweise statisch bei maximaler Betriebstemperatur zu charakterisieren. Zur Untersuchung der Grenzbeanspruchung von SiC-JFETs wurde ein Kurzschluss-Messplatz aufgebaut. Als besonders kritisch ist die von anderen noch nicht betrachtete, jedoch realitätsnahe- Kurzschluss Typ II -Belastung zu betrachten. Beim Zu- und Abschalten des Kurzschlusses entstehen hohe Überspannungen, die an den parasitären Induktivitäten im Schaltkreis hervorgerufen werden. Weiterhin tritt während des Zuschaltens des Kurzschlusses eine Stromüberhöhung auf, die zu einer zusätzlichen Belastung des Bauelementes führt. SiC-JFETs erwiesen sich als sehr belastbar. Es wird angenommen, dass der Ausfall eines JFETs beim Kurzschluss auf thermische Belastung zurückzuführen ist. Um die Kanaltemperatur abzuschätzen wurden zwei einfache Modelle entwickelt, die vergleichbare Ergebnisse liefern. Zum einen wurde ein eindimensionales CAUERModell benutzt und zum anderen wurde die Temperatur mit Hilfe der Temperaturabhängigkeit der Beweglichkeiten und der Diffusionsspannung abgeschätzt. 2.2 Ausblick auf zukünftige Arbeiten Professur "Elektrische Maschinen und Antriebe", Prof. Hofmann: Die im Rahmen des Förderprojekts entstandenen Simulations- und Berechnungswerkzeuge sind zur Verlustbestimmung im Umrichter unter realen Betriebsbedingungen sehr gut geeignet. Diese liefern auf Basis von dynamischen und statischen Messungen an Transistor/Dioden-Kombinationen die im Betrieb des Umrichters anfallenden Verluste und ordnen diese einzelnen Schaltern zu. Eine um ein thermisches Modell des leistungselektronischen Systems erweiterte Simulationsumgebung würde Rückschlüsse auf Sperrschichttemperaturen im Betrieb erlauben. Letztere sind für die Auslegung eines realen Systems von Bedeutung. Durch den Einsatz von SiC Halbleiterbauelementen in Umrichtern lassen sich in starkem Maße Verluste im Stromrichter einsparen. Unter Berücksichtigung der auftretenden Sperrschichttemperaturen in den Halbleitern kann das Kühlvolumen reduziert werden, um die Leistungsdichte moderner Anlagen zu erhöhen. Werden die gewonnenen Energieeinsparungen zumindest teilweise wieder in die Anhebung der Schaltfrequenz investiert, können passive Filterkomponenten im Volumen reduziert werden. Je nach Zielapplikation ergibt sich hinsichtlich der Leistungsdichte ein Optimum aus verringerten Verlusten und gesteigerter Schaltfrequenz. Dieser Fragestellung sollte in weiteren Untersuchungen nachgegangen werden. Professur "Leistungselektronik und elektromagnetische Verträglichkeit", Prof. Lutz: Mit Hilfe der Ergebnisse der Untersuchung des Einschaltverhaltens von IGBTs lässt sich der Aufbau des Ladungsträgerplasmas und dessen Abhängigkeit von Schaltbedingungen verstehen. Darauf aufbauend könnten für konkrete IGBTs Kompaktmodelle erstellt werden. In Folgearbeiten sollten Richtlinien für die Parallelschaltbarkeit von SiC-JFETs anhand der ersten serienreifen Generation von SiC-JFETs erarbeitet werden. Das zweite derzeit untersuchte Schalterkonzept auf SiC-Basis ist der SiC-MOSFET. Analog zu den Untersuchungen am SiC-JFET sollte seine Grenzbeanspruchung und seine Parallelschaltbarkeit analysiert werden. Für die Bewertung der statischen Parallelschaltbarkeit ist insbesondere die Temperaturabhängigkeit der Schwellenspannung zu untersuchen.
Projektbezogene Publikationen (Auswahl)
-
Domes, D.; Hofmann, W.: SiC JFET in Contrast to High Speed Si IGBT in Matrix Converter Topology. PESC 2007, 17. - 21.06.2007, Orlando, Florida, USA, pp. 54 - 60.
-
Domes, D.; Hofmann, W.: Verlustreduzierter Matrixumrichter für Kompaktantriebe auf Basis von SiC-SFET Bauelementen. VDI/VDE-Tagung "Elektrisch-mechanische Antriebssysteme", 27. - 28.09.2006, Böblingen, pp. 375 ¿ 390.
-
Domes, D.; Werner, R.; Hofmann, W.; Domes, K.; Krauß, S.: A New, Universal and Fast Switching Gate-Drive-Concept for SiC-JFETs based on Current Source Principle. PESC 2006, 18. - 22.06.2006, Jeju, Korea.
-
R. Döbler, R. Baburske, J. Lutz: Robustheit von SiC-Sperrschichtfeldeffekttransistoren bei Kurzschluss I und Kurzschluss II, 37. Kolloquium "Halbleiter-Leistungs-Bauelemente und ihre Systemtechnische Integration", Freiburg/Breisgau, 27./28. Oktober 2008
