Identifikation und Test von anfälligen Schaltungskomponenten unter Prozessvariationen

• Antragsteller: Professor Dr. Bernd Becker
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2006 bis 2013
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 22320774

Nanoelektronische Schaltungen und Systeme sind zunehmend von massiven statistischen Prozessvariationen betroffen. Um weiterhin einen stabilen Betrieb zu gewährleisten, müssen sie robust ausgelegt, d.h. mit Fehlerschutzmechanismen auf unterschiedlichen Ebenen versehen sein. Im Rahmen des geplanten Vorhabens sollen Methoden entwickelt werden, welche die Anfälligkeit von Systemen gegenüber Prozessvariationen analysieren. Dabei sollen besonders kritische, d.h. fehleranfällige Komponenten identifiziert werden, auch unter der Berücksichtigung von Fehlerbehandlung, die gegebenenfalls auf Systemebene bereits vorgenommen wird. Das methodische Vorgehen stützt sich auf eine Weiterentwicklung des in der ersten Förderperiode untersuchten Konzepts des akzeptablen Verhaltens. Die Ergebnisse dieser Analyse können zur Steuerung von (im Rahmen des Vorhabens nicht weiter betrachteten) zusätzlichen robustheitsoptimierenden Maßnahmen verwendet werden. Es sollen vielmehr Testmustergenerierungsansätze (ATPG) für die ermittelten fehleranfälligen Komponenten entwickelt werden. Dabei sind im Allgemeinen hochkomplexe ATPG-Instanzen mit einer Vielzahl von Nebenbedingungen zu lösen (Multi- Constraint-ATPG). Als Methode soll vor allem (entsprechend angepasste) SAT-Basistechnologie zum Einsatz kommen, deren Wirksamkeit für verwandte Problemklassen in den letzten Jahren überzeugend demonstriert wurde.

• DFG-Verfahren: Sachbeihilfen
• Beteiligte Person: Professor Dr. Ilia Polian