Statistische Testalgorithmen
Final Report Abstract
In nanoelektronischen Systemen können transiente Fehler von internen Störungen wie beispielsweise instabile Stromversorgung, Drift der Takte oder anderen asynchronen Effekten verursacht werden. Von großer Bedeutung sind auch transiente Fehler, die extern durch künstliche oder natürliche Strahlung verursacht werden (Single Event Transients, SETs) und sich in fehlerhaften gespeicherten Zuständen auswirken können (Single Event Upsets SEUs). Im Berichtszeitraum wurden neue Ergebnisse zur Analyse von SETs, zur Reduktion der Fehleranfälligkeit von Schaltungen und Produktionstest bei transienten Fehlern erzielt. Es wurde gezeigt, dass die von SETs ausgelösten Impulse zwar eine geringere Amplitude als mit klassischen Modellen vorhergesagt, aber dafür jedoch eine deutlich größere Länge aufweisen. Im Ergebnis muss mit SETs und SEUs in nanoelektronischen Systemen deutlich häufiger und mit schwerwiegenderen Konsequenzen gerechnet werden. Zum Schutz dagegen wurde ein Härtungsverfahren entwickelt, welches mit geringerem Hardwareaufwand besser gegen SETs schützt als die bisher bekannten Verfahren. Ein Register zur Erkennung von SEUs wurde vorgeschlagen, das besonders günstig in sogenannten Low- Power-Anwendungen eingesetzt werden kann und für den Schutz gegen SEU weit geringere Fläche benötigt als bislang bekannte Verfahren. Während des Offline-Tests können transiente Fehler dazu führen, dass defektfreie Schaltungen als fehlerhaft aussortiert werden und die Ausbeute vermindern. Dieser Gefahr wurde im Projekt durch komplementäre Ansätze entgegen gewirkt. Zum einen wurde gemeinsam mit dem Projektpartner Paderborn eine offline Testmethode entwickelt, die robuster gegenüber transienten Fehlern ist; zum anderen wurden mit einem Partner aus der Wirtschaft Teststrategien gefunden, welche die Verlustleistung um bis zu 80 % im Test und so die Gefahr transienter Fehler minimieren.
Publications
-
“Challenges in Test and Diagnosis - or: Complexity is more than Size”. Colloque National 2008, Groupement de Recherche, System-On-Chip et System-In-Package, Paris, June 13-15, 2008
H.-J. Wunderlich
-
“DFG-Projekt RealTest - Test und Zuverlässigkeit nanoelektronischer Systeme”. it - Information Technology, Vol. 48, No. 5, 2006, pp. 304- 311
B. Becker, I. Polian, S. Hellebrand, B. Straube, H.-J. Wunderlich
-
"A Refined Electrical Model for Particle Strikes and its Impact on SEU Prediction". Proceedings International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT'07), Rome, Italy, September 2007, pp. 50-58
S. Hellebrand, Christian G. Zoellin, H.-J. Wunderlich, S. Ludwig, T. Coym, and B. Straube
-
"Testing and Monitoring Nanoscale Systems - Challenges and Strategies for Advanced Quality Assurance". Informacije MIDEM, Vol. 37, No. 4(124), Ljubljana, December 2007, pp. 212-219
S. Hellebrand, Christian G. Zoellin, H.-J. Wunderlich, S. Ludwig, T. Coym, and B. Straube
-
“Scan Test Planning for Power Reduction”. Proceedings 44th ACM/IEEE Design Automation Conference (DAC'07), San Diego, CA, USA, June 4-8, 2007, pp. 521-526
M. E. Imhof, C. G. Zoellin, H.-J. Wunderlich
-
“Test und Zuverlässigkeit nanoelektronischer Systeme”. Tagungsband der GMM/GI/ITG-Fachtagung Zuverlässigkeit und Entwurf (ZuD'07), München, Deutschland, 26-28 März 2007, pp. 139-140
B. Becker, I. Polian, S. Hellebrand, B. Straube, H.-J. Wunderlich
-
“Testing and Monitoring Nanoscale Systems - Challenges and Strategies for Advanced Quality Assurance”. Proceedings MIDEM 2007 - International Conference on Microelectronics, Devices and Materials and the Workshop on Electronic Testing, Bled, Slovenia, September 2007, pp. 3-10
S. Hellebrand, Christian G. Zoellin, H.-J. Wunderlich, S. Ludwig, T. Coym, and B. Straube
-
“Verlustleistungsoptimierende Testplanung zur Steigerung von Zuverlässigkeit und Ausbeute”. Tagungsband der GMM/GI/ITG-Fachtagung Zuverlässigkeit und Entwurf (ZuD'07), München, Deutschland, 26. - 28. März 2007, pp. 69- 76
M. E. Imhof, C. G. Zoellin, H.-J. Wunderlich, N. Maeding, J. Leenstra
-
"Signature Rollback - A Technique for Testing Robust Circuits". Proceedings IEEE VLSI Test Symposium, San Diego, CA, USA, April 27 - May 1, 2008, pp. 125-130
U. Amgalan, C. Hachmann, S. Hellebrand, and H.-J. Wunderlich
-
“Ein verfeinertes elektrisches Modell für Teilchentreffer und dessen Auswirkung auf die Bewertung der Strahlungsempfindlichkeit”. GI/ITG/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Wien, Österreich, Februar 2008
T. Coym, S. Hellebrand, S. Ludwig, B. Straube, H.-J. Wunderlich, C. Zöllin
-
“Integrating Scan Design and Soft Error Correction in Low-Power Applications”. 1st Workshop on Low Power Design Impact on Test and Reliability (LPonTR08), Verbania, Italy, May 25-29, 2008
M.E. Imhof, H.-J. Wunderlich, C.G. Zoellin
-
“Integrating Scan Design and Soft Error Correction in Lowpower Applications”. 14th IEEE International Online-Test Symposium (IOLTS'08), Rhodes, Greece, July 7-9, 2008, pp. 59-64
M. E. Imhof, H.-J. Wunderlich, C. G. Zoellin
-
“Reduktion der Verlustleistung beim Selbsttest durch Verwendung testmengenspezifischer Information”. GI/ITG/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Wien, Österreich, Februar 2008
M. E. Imhof, H.-J. Wunderlich, C. G. Zoellin, J. Leenstra, N. Maeding
-
“Selective Hardening in Early Design Steps”. Proceedings 13th IEEE European Test Symposium (ETS'08), Lago Maggiore, Italy, May 25-29, 2008, pp. 185-190
C. G. Zoellin, H.-J. Wunderlich, I. Polian, B. Becker
-
“Test Set Stripping Limiting the Maximum Number of Specified Bits”. Proceedings 4th IEEE International Symposium on Electronic Design, Test & Applications (DELTA'08), Hong Kong, January 23-25, 2008, pp. 581-586
M. A. Kochte, C. G. Zoellin, M. E. Imhof, H.-J. Wunderlich
