Highest-Linearity Nyquist Rate SAR ADCs in nm-CMOS - NanoSAR
Zusammenfassung der Projektergebnisse
Das vorliegende Projekt war die Fortsetzung des zuvor sehr erfolgreich durchgeführten Projekts, in dem unsere Gruppe die Kombination eines stromsparenden SAR-ADCs mit einem inkrementellen Sigma-Delta-DAC vorschlagen und veröffentlichen konnte, der eine erweiterte Linearität in einem Hochleistungs-SAR realisierte. Die Fortsetzung des Projekts sollte Wege zur Beschleunigung des Betriebs finden, alternative Wege zur Realisierung des I-SD DACs finden und weitere hochauflösende, rauscharme Komparatoren analysieren. Wir konnten Veröffentlichungen zum Thema eines neuen SMASH I-SD DAC sowie zum eingangsbezogenen Rauschen von VCO-basierten Komparatoren und eingangsbezogenem Rauschen von SAR ADC erreichen. Es wurde außerdem der Prototyp einer neuen SAR-Architektur auf Basis eines split-C-DACs und auf Basis einer reinen I-SD DAC basierten Kalibrierung in einer 40nm CMOS Technologie realisiert. Der Chip befindet sich derzeit in der Messphase. Er ist funktionsfähig, aber noch nicht mit der vollen simulierten Spezifikation. Wir hoffen, das Projekt nach Vorlage dieses Berichts mit einer erfolgreichen Messung und einer schaltungsbasierten Veröffentlichung abschließen zu können.
Projektbezogene Publikationen (Auswahl)
- “A High-Resolution Delta-Sigma D/A Converter Architecture with High Tolerance to DAC Mismatch”. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS). 2018, pp. 1–5
Yanquan Luo et al.
(Siehe online unter https://doi.org/10.1109/ISCAS.2018.8351088) - “A Multi-bit Delta-Sigma DAC Architecture with Internal DAC Non-linearity Suppression”. In: Analogworkshop 2019, Universität Stuttgart. 2019
Yanquan Luo, Ankesh Jain, and Maurits Ortmanns
- “Efficient High-Resolution Nyquist ADCs”. In: Next-Generation ADCs, High- Performance Power Management, and Technology Considerations for Advanced Integrated Circuits. Ed. by Dr. Andrea Baschirotto, Pieter Harpe, and Kofi A. A. Makinwa. Springer International Publishing, 2019
P. Vogelmann et al.
(Siehe online unter https://doi.org/10.1007/978-3-030-25267-0_3) - “Input Referred Comparator Noise in SAR ADCs”. In: IEEE Transactions on Circuits and Systems II: Express Briefs 66.5 (2019), pp. 718–722
Yanquan Luo et al.
(Siehe online unter https://doi.org/10.1109/TCSII.2019.2909429) - “Input Referred Noise of VCO-Based Comparators”. In: IEEE Transactions on Circuits and Systems II: Express Briefs 68.1 (2021), pp. 82–86
Yanquan Luo and Maurits Ortmanns
(Siehe online unter https://doi.org/10.1109/TCSII.2020.3008260)
