Entwurf eines Hardware-Transaktionsspeichers für den Einsatz in eingebetteten Systemen

• Antragsteller: Professor Dr. Theo Ungerer
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme ; Bild- und Sprachverarbeitung, Computergraphik und Visualisierung, Human Computer Interaction, Ubiquitous und Wearable Computing
• Förderung: Förderung von 2016 bis 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 317826642

Transaktionsspeicher erhöhen durch optimistische Synchronisation die Parallelität und damit die Ausführungsgeschwindigkeit auf Mehrkernprozessoren und vereinfachen zudem die Programmierbarkeit paralleler Anwendungen durch ihre Verklemmungsfreiheit. Während Hardware-Transaktionsspeicherimplementierungen mittlerweile in aktuellen Desktop- und Server-Prozessoren wie Intel Haswell oder den IBM BlueGene/Q- und Power8-Prozessoren zu finden sind, existieren für eingebettete Prozessoren noch keine Umsetzungen, obwohl noch weitere Eigenschaften des Transaktionsspeichers, wie das Vermeiden von Prioritäteninversion und die Unterstützung einer fehlertoleranten Ausführung, für eingebettete Systeme vorteilhaft sein können.Ziel dieses Projektes ist es den Einsatz der Transaktionsspeichertechnik in eingebetteten Systemen zu untersuchen. Dafür soll ein Hardware-Transaktionsspeicher entworfen und in einen aktuellen eingebetteten Mehrkernprozessor integriert werden, wobei insbesondere die folgenden Aspekte systematisch betrachtet werden: (1) Unterstützung für echtzeitfähigeTransaktionen zur optimistischen Synchronisation paralleler Tasks, (2) eine steuerbare Transaktionsverwaltung für eingebettete Systeme, sowie (3) fehlertolerante Ausführung unter Nutzung der Rückrollfähigkeit der Transaktionsspeichertechnik.

• DFG-Verfahren: Sachbeihilfen