AMoC: Adaptive Multiprocessor on Chip

• Antragsteller: Professor Dr. Christophe Bobda
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2006 bis 2009
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 34855752

In diesem Projekt soll ein Beitrag zum automatisierten Entwurf von Multiprozessorsystemen auf dynamisch rekonfigurierbaren Chips, insbesondere auf FPGA-basierten Architekturen geleistet werden. Ebenso soll die Einsatzmöglichkeit solcher Architekturen in leistungsstarken und zeitkritischen Anwendungen untersucht werden. Dafür sollen Modelle und Methoden untersucht und entwickelt werden, die die Erzeugung effizienter, anwendungsspezifischer, adaptiver und paralleler Hardwareinfrastrukturen erleichtern sollen. In der Hardwareinfrastruktur soll die Kommunikation unter den Modulen durch ein flexibleres Kommunikationsnetzwerk erfolgen, welches die Zustellung von Nachrichten trotz Veränderung der Modulplatzierungen auf dem Chip gewährleisten kann. Ebenso sollen integrierte Kommunikationsmodelle und Protokolle entwickelt werden, die einerseits die Effizienz der Kommunikation gewährleisten sollen und anderseits dem Benutzer eine komfortable Schnittstelle anbieten. Die vom Benutzer auf Grund der Anwendung erzeugten Modelle sollen in zwei Schritten auf FPGAs implementiert werden. Zuerst erfolgt das Mapping der Hardwareinfrastruktur auf die FPGA-Ressourcen und anschließend wird die Anwendung auf die Hardwareinfrastruktur verteilt. Mit Hilfe der dynamischen und partiellen Rekonfiguration soll die Hardwareinfrastruktur adaptiv gestaltet werden, indem Teile der Anwendung zur Laufzeit dynamisch ausgelagert werden. Gleichzeitig wird durch Veränderung der Kommunikationswege die physikalische Topologie der parallelen Infrastruktur der virtuellen Anwendungstopologie angepasst. Die entwickelten Methoden werden durch Anwendungen in den Bereichen Matrizenzerlegung, insbesondere Singularwertzerlegung, Video-Streaming und On-Line Transaction Processing (OLTP) erprobt.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1148: Rekonfigurierbare Rechensysteme