Integration von Topologiesynthese und Layoutentwurf für Wavelength-Routed Optische Networks-on-Chip (WRONoC) -- Entwurfsautomatisierung mit Layoutvorlagen

• Antragsteller: Professor Dr.-Ing. Ulf Schlichtmann
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2020 bis 2024
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 439798838

Der Einsatz von Silizium-Photonik kristallisiert sich als eine vielversprechende Alternative zu klassischen elektrischen Kommunikationsverbindungen innerhalb eines integrierten Halbleitersystems heraus. Im Vergleich zu den herkömmlichen elektronischen „Networks on Chip“ (NoC), verwenden „Optical NoCs“ (ONoCs) Lichtleiter, um in einem Leiter optische Signale unterschiedlicher Wellenlängen zu übertragen. Gegenüber klassischen elektrischen NoCs bieten ONoCs Vorteile durch höhere Bandbreite, geringe Übertragungslatenz und entfernungsunabhängigen Energieverbrauch. Im vorgeschlagenen Projekt werden wir eine bestimmte Familie von ONoCs untersuchen, die wavelength-routed ONoCs (WRONoCs). WRONoCs leiten optische Signale passiv über dedizierte Datenübertragungspfade, die während des Entwurfs festgelegt werden. Aufgrund des riesigen Entwurfsraums synthetisieren gängige Verfahren WRONoCs in zwei aufeinander folgenden Schritten: Topologiesynthese sowie Layoutentwurf. Dieses Vorgehen ermöglicht die Beherrschung der Komplexität, führt aber zu deutlich suboptimalen Resultaten. Auf diesem Grund werden wir im vorgeschlagenen Projekt ein neues Entwurfskonzept erforschen, welches gleichzeitig die logische Topologie sowie das Layout eines WRONoC-Entwurfs synthetisiert und optimiert. Um die Komplexität des Entwurfsproblems zu reduzieren, führen wir Layoutvorlagen als zusätzliche Randbedingungen ein, welche die Platzierungs- und Verdrahtungsoptionen auf eine Menge vordefinierter Vorlagen beschränken. Dafür werden wir zunächst den Entwurfsraum möglicher Layoutvorlagen untersuchen. Darauf aufbauend werden wir einen Entwurfsalgorithmus entwickeln, um eine Layoutvorlage für gegebene Kommunikationsgraphen sowie Layoutrandbedingungen automatisiert anzupassen. Anschließend werden wir einen vollständigen WRONoC-Entwurf unter Berücksichtigung der Layoutvorlage synthetisieren und optimieren. Erste Experimente mit manuell entworfenen Layoutvorlagen unter Nutzung eines prototypischen Optimierungswerkzeugs haben sehr vielversprechende Ergebnisse erzielt. Wir erwarten, dass das vorgeschlagene Projekt kostengünstigere und energieeffizientere WRONoCs ermöglichen und damit zur Weiterentwicklung dieser erfolgsversprechenden Technologie beitragen wird.

• DFG-Verfahren: Sachbeihilfen