Compiler-Optimierung für RTM-basierte Rechensysteme

• Antragsteller: Professor Dr.-Ing. Jeronimo Castrillon
• Fachliche Zuordnung: Softwaretechnik und Programmiersprachen ; Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung seit 2021
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 450944241

Computersysteme durchlaufen seit dem Ende der Denard-Skalierung und angesichts der derzeitigen Einschränkungen der CMOS-Technologien eine unglaubliche Entwicklung. Zusätzlich zu den neuen Rechenparadigmen werden mehrere neue Speichertechnologien vorgeschlagen, welche die traditionellen Random-Access-Memories (RAM) ersetzen oder erweitern können. Unter ihnen sind Racetrack-Memoryies (RTMs) eine aufregende nichtflüchtige Speichertechnologie, die die Dichte von Festplattenlaufwerken mit einer Latenz zwischen statischem (SRAM) und dynamischem RAM (DRAM) verspricht. Ein grundlegender Unterschied von RTMs besteht darin, dass sie mehrere Bits pro Zugriffstransistor sequentiell speichern, im Gegensatz zu einem Bit bei SRAM und DRAM. Dadurch hängen die Latenz und die für den Datenzugriff erforderliche Energie davon ab, wo sich die Bits im sequentiellen Bitstrom befinden, wodurch eine neue Art von räumlicher Lokalität geschaffen wird, bei der der Abstand zwischen den Speicheroffsets minimiert werden muss, um die Leistung zu verbessern und Energie zu sparen. Während Compiler auf zeitliche und räumliche Lokalität im klassischen Sinne abzielen, gibt es keine etablierte Theorie oder Algorithmen, um die sequentielle Natur von RTMs zu handhaben. Dieses Projekt schlägt neuartige Compiler-Analysen und Optimierungen für RTM-basierte Computersysteme vor, mit dem Schwerpunkt auf verschachtelten Schleifenprogrammen aus den Bereichen der linearen Algebra, des maschinellen Lernens und der Physiksimulationen. Wir schlagen Erweiterungen zu polyedrischen Compilern vor, um profitable Speicherzugriffsmuster zu analysieren und das Programm durch Änderung des Datenlayouts und des Operationsplans zu transformieren. Das Hauptziel dieser Transformationen ist es, eine semantisch äquivalente Speicherzugriffssequenz zu erzeugen, bei der die Abstände zwischen aufeinanderfolgenden Zugriffen minimiert werden. Anschließend nutzen wir die Semantik in domänenspezifischen Sprachen (DSLs) für Tensorausdrücke, die sich gut auf verschachtelte Schleifenprogramme abbilden lassen. DSLs bieten mehr Freiheitsgrade für die Optimierung, da das Datenlayout freier gewählt werden kann und bekannte algebraische Eigenschaften von Operatoren gröber körnige Transformationen ermöglichen. Die Optimierungen in diesem Projekt zielen nicht nur auf Leistung und Energieverbrauch ab, sondern auch auf den interessanten Kompromiss zwischen diesen Standardmetriken und der von RTMs angebotenen Kapazität. Wir erwarten, dass dieses Projekt die Grundlage für zukünftige Compiler für RTM-basierte Systeme legt und wertvolles Feedback auf Systemebene für Computerarchitekten und vielleicht auch Materialwissenschaftler liefert.

• DFG-Verfahren: Sachbeihilfen