Detailseite
Projekt
Data-Center Technologie: Hardware-Beschleunigung für In-Network-Processing (D02*)
Fachliche Zuordnung
Sicherheit und Verlässlichkeit, Betriebs-, Kommunikations- und verteilte Systeme
Förderung
Förderung seit 2021
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 210487104
In den Phasen I und II wurde die Verwendung von Transitionen oberhalb der Hardware-Ebene untersucht. Für Phase III soll nun auch die Hardware-Ebene miteinbezogen werden, um die Gesamtleistung wesentlich zu verbessern. Das Teilprojekt D2 erforscht dabei konkret den Entwurf und die Nutzung transitionsfähiger Hardware-Architekturen für Switches und Smart-NICs, um In-Network Processing (INP) besser, als mit dem aktuellen Stand der Technik möglich, zu realisieren. Auf diese Weise sollen sowohl eine bessere Dienstgüte, als auch eine leichtere und mächtigere Programmierbarkeit erreicht werden. Die in D2 erreichten Lösungen werden anhand von Anwendungen aus den Gebieten des Maschinellen Lernens und Big Data evaluiert.
DFG-Verfahren
Sonderforschungsbereiche
Antragstellende Institution
Technische Universität Darmstadt
Teilprojektleiter
Professor Dr. Carsten Binnig; Professor Dr.-Ing. Andreas Koch
