Technologiegerechte 3D Verbindungsarchitekturen für heterogene, in monolithischer 3D Integration gefertigte SoCs

• Antragsteller: Professor Dr. Alberto Garcia-Ortiz; Professor Dr.-Ing. Thilo Pionteck
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung seit 2021
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 466544818

Monolithische 3D-Integration (M3D) ist eine disruptive Technologie für den Entwurf von 3D System-on-Chips (SoCs). Im Gegensatz zu herkömmlichen 3D-Integrationsschemata erlaubt M3D eine sehr dichte Integration von vertikalen Verbindungen zwischen benachbarten Chipebenen (Tiers). Zusammen mit extrinsischer Heterogenität, d.h. der Kombination von Tiers mit unterschiedlichen elektrischen Eigenschaften, ergeben sich vielfältige Möglichkeiten für neuartige Architekturentwürfe und verbesserte Systemfunktionalitäten.Diese Vorteile wurden bereits von vielen Arbeiten im Kontext von Verarbeitungselementen und Speichern aufgezeigt; für On-Chip-Kommunikationsarchitekturen wie Network-on Chips existieren hingegen nur wenige Arbeiten. Darüber hinaus vernachlässigen diese Arbeiten oft den erheblichen Einfluss von fertigungsbedingter intrinsischer Heterogenität, wie die prozessbedingte Verschlechterung der Transistoren auf oberen Tiers, die Verschlechterung der Verbindungsleitungen auf unteren Tiers oder die ungleichmäßige Verteilung der Routing-Ressourcen zwischen den Tiers. Schließlich nutzen die bisherigen Arbeiten hauptsächlich die verringerten Leitungslängen in 3D, lassen dabei aber den erweiterten mikro- und makroarchitekturellen Entwurfsraum außer Acht. Mit diesem Projekt wollen wir diese Lücken schließen, indem wir die Auswirkungen der Charakteristika monolithischer 3D Integration auf die Mikroarchitektur einzelner Netzwerkkomponenten und der Kommunikationsarchitektur untersuchen. Darüber hinaus werden wir die Auswirkungen dieser Modifikationen und erweiterter Entwurfsmöglichkeiten auf die Gesamtsystemarchitektur analysieren. Dieses Projekt wird in vier Punkten zum Stand der Forschung auf diesem Gebiet beitragen:1) Wir werden systematische Entwurfsrichtlinien sowie Architekturschablonen für optimierte 3D Verbindungsarchitekturen entwickeln. Diese werden sowohl extrinsische als auch intrinsische Heterogenität berücksichtigen.2) Wir werden Modelle entwickeln, welche die Formulierung der Topologiesynthese von Network-on-Chips als Optimierungsproblem ermöglichen.3) Wir werden Werkzeuge bereitstellen, welche eine systematische Entwurfsraumexploration unter Berücksichtigung aller relevanter M3D Technologieeigenschaften ermöglichen. 4) Zum Aufzeigen des Optimierungspotenzials werden wir zwei Demonstratoren erstellen, ein Vision-System-on-Chip und ein Multiprozessorsystem.Die Ergebnisse dieses Projektes werden ein tiefgreifenderes Verständnis dafür ermöglichen, wie die disruptiven Eigenschaften der monolithischen 3D-Integration zur Verbesserung der Verbindungsarchitektur in 3D SoCs genutzt werden können. Dadurch wird die Entwicklung leistungsfähigerer Systeme unterstützt, welche mit aktuellen Entwurfskonzepten nicht realisiert werden können.

• DFG-Verfahren: Sachbeihilfen