Verfahren zur ausfallsicheren Verdrahtung von Signalnetzen in integrierten Schaltungen

• Applicant: Professor Dr.-Ing. Erich Barke
• Subject Area: Electronic Semiconductors, Components and Circuits, Integrated Systems, Sensor Technology, Theoretical Electrical Engineering
• Term: from 2007 to 2011
• Project identifier: Deutsche Forschungsgemeinschaft (DFG) - Project number 47305300

Durch die voranschreitende Reduktion von Strukturgrößen in integrierten Schaltkreisen sinkt die Ausbeute fehlerfreier Chips nach der Fertigung. Sind Leitungen unterbrochen oder sind unterschiedliche Netze kurzgeschlossen, kommt es bei Digitalschaltungen zu logischen Fehlern. Durch veränderte Herstellungsprozesse steigt der Anteil der Chips, deren Fehlfunktion auf eine Leitungsunterbrechung zurückzuführen ist, verglichen mit dem Anteil fehlerhafter Chips durch Kurzschlüsse. Bisherige verwendete Leitungstopologien in Form von Bäumen sind daher bezüglich der Ausbeute nicht mehr optimal. In diesem Projekt werden neue Algorithmen zur Erzeugung unterbrechungsresistenter Leitungstopologien erforscht. Der Ansatz besteht darin, Baumstrukturen durch zyklische Topologien zu ersetzen.

• DFG Programme: Research Grants