Simultane Kommunikationssynthese und Spannungsskalierung zur Verlustleistungsminimierung unter Berücksichtigung von Prozess- und Datenflussvariationen
Zusammenfassung der Projektergebnisse
Eine bedeutende Herausforderung für den Entwurf von Multi-Prozessor-Systems-on-Chip (MP-SoCs) ist die Erstellung einer geeigneten On-Chip-Kommunikations-Architektur. Dabei soll eine Reihe von Parametern berücksichtigt werden, wie z.B. Kommunikationsdatenmenge, Geschwindigkeit, Stromverbrauch und Topologie, um nur einige zu nennen. Darüber hinaus führen variable Datenflüsse sowie zunehmende Prozess- und Umgebungsparametervariationen zu unerwünschten Wirkungen, wie einer reduzierten Fertigungsausbeute oder einer erhöhten Verlustleistung. Das Hauptziel des beantragten Projektes ist es, eine Methode für die parametrisierte gleichzeitige Optimierung von Verzögerung und Energieverbrauch im Rahmen der Kommunikationssynthese zu entwickeln, die sich durch die Durchführung einer statistischen Analyse und Optimierung der parametrischen Ausbeute unter dem Einfluss von Parametervariationen kennzeichnet. Darüber hinaus werden Schaltungsmodelle für die Kommunikation sowie technologiegenaue Modelle für die Verbindungssegmente entwickelt, um die Genauigkeit der vorgeschlagenen Methode zu erhöhen. Um statistische Parameter-Distributionen in dem Anwendungsprofil sowie Prozessparametervariationen genau spezifizieren zu können, wird in diesem Projekt eine integrierte Methode für die Beschreibung und Übertragung der Variabilität durch Modellgleichungen entwickelt. Zu diesem Zweck wird ein allgemeines Zufallsvariablenmodell entwickelt, das nicht-standardverteilte Distributionen mittels diskretisierter Dichtefunktionen mit einstellbarer Genauigkeit beschreiben kann. Weitere wichtige Beiträge stellen die Entwicklung einer Methode zur Übertragung statistischer Verteilungen durch Modellgleichungen mittels analytischer Implementierungen der am häufigsten verwendeten Operatoren sowie die Einführung einer allgemeinen Methode für die Umsetzung schneller statistischer Operatoren mit Monte-Carlo-ähnlicher Genauigkeit dar. Basierend auf dieser Methode werden statistische Makromodelle für die Verzögerung und den Energieverbrauch erstellt. Da die Verwendung verschiedener Signalübertragungsmethoden einen wichtigen Einfluss auf die Kommunikationsleistung hat, stellt ein weiterer wichtiger Beitrag die Integration der Signalübertragungstechniken in der Kommunikationssynthese als Kommunikationsmodelle auf Schaltungsebene dar. Zunächst wird ein technologieabhängiges statistisches Transistormodell abgeleitet, das Variabilitätsbeschreibungen für alle Prozessparameter unterstützt und die zuvor entwickelten statistischen Operatoren verwendet. Darüber hinaus werden Signaltreiberschaltungen im gepulsten Strom-Modus und Spannung-Modus analysiert. Diese werden mit Hilfe des entworfenen statistischen Transistormodells sowie der Ersatzschaltungsmodelle und analytischer Ausdrücke der Strom-und Spannungssignale modelliert. In diesem Zusammenhang werden die Auswirkungen der Spannungsskalierung und des “Body Biasing” (Substratvorspannung) auf das Schaltungsverhalten analysiert. Anschließend werden die Schaltungsmodelle für die Modellierung ganzer Kommunikationssegmente eingesetzt und die Segmentmodelle werden innerhalb der Makromodelle für die Kommunikationsynthese auf Systemebene verwendet. Die Genauigkeit der Modelle für Kommunikationssegmente wird weiter durch eine breitbandige Charakterisierungsmethode für beliebige Leiterbahnsegmente verbessert. Die Methode basiert auf einer Reihe von Parameterextraktionen, welche die Besonderheiten des spezifischen Herstellungsprozesses abbilden. Nachfolgend wird hierauf basierend und unter Durchführung inkrementeller Extrapolationen ein Modell für ein ausgewähltes Kommunikationssegment erstellt. Genauigkeitsanalysen zeigen, dass die so erzielte Modellgenauigkeit nahe an Ergebnissen liegt, die mit branchenüblichen Feldsimulatoren erreicht werden können.
Projektbezogene Publikationen (Auswahl)
- “A Multistep Extrapolated S-Parameter Model for Arbitrary On-Chip Interconnect Structures,” in IFIP/IEEE Intl. Conf. on VLSI-SoC, (Florianópolis, Brazil), Oct. 2009
P. B. Bacinschi and M. Glesner
- “Technology-Accurate Variability-Aware Performance Macromodels for On-Chip Communication Synthesis,” in IFIP/IEEE Intl. Conf. on VLSI-SoC, PhD Forum, (Florianópolis, Brazil), Oct. 2009
P. B. Bacinschi and M. Glesner
