CXL-Bridge: CXL controllers for heterogeneous memory architectures

• Antragsteller: Professor Dr.-Ing. Pramod Bhatotia
• Fachliche Zuordnung: Sicherheit und Verlässlichkeit, Betriebs-, Kommunikations- und verteilte Systeme ; Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung seit 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 501680474

CXL ist eine sich schnell entwickelnde Netzwerktechnologie, die eine schnelle Kommunikation auf Rack-Ebene zwischen Rechenknoten und Speichergeräten ermöglicht. Durch die Konsolidierung des Speichers in gemeinsam genutzten Pools und deren Bereitstellung als physische Bereiche ermöglicht CXL CPUs verschiedener Rechner den komfortablen Zugriff auf umfangreiche Speicherressourcen mithilfe herkömmlicher Lade-/Speicheranweisungen. Um die Datenkohärenz im gemeinsam genutzten Speicher zu gewährleisten, spezifiziert CXL ein eigenes MESI-ähnliches Cache-Kohärenzprotokoll und bietet so eine effiziente und hardwarebasierte Lösung für die Interaktion mit Remote-Speicher. Die CPU-internen Cache-Kohärenzprotokolle sind jedoch eng mit den Speichersubsystemen moderner CPUs integriert und auf deren spezifische Architekturen und Speicherkonsistenzmodelle (MCMs) zugeschnitten. Diese enge Kopplung stellt erhebliche Herausforderungen bei der Erweiterung oder Zusammenarbeit mit anderen externen Protokollen wie CXL dar, insbesondere in heterogenen Systemen, in denen Geräte unterschiedliche Protokolle und MCMs verwenden. In diesem Forschungsvorhaben befassen wir uns mit der Integration des CXL-Cache-Kohärenzprotokolls in herstellerspezifische Protokolle durch die Entwicklung eines neuartigen CXL-Bridge-Generators. Unser vorgeschlagenes System synthetisiert und verifiziert CXL-Bridges automatisch und ermöglicht so eine nahtlose Interoperabilität zwischen verschiedenen Rechenknoten und anderen CXL-Geräten, ohne die internen Protokolle zu ändern. Die generierten Bridges garantieren einen störungsfreien Betrieb und die Einhaltung der Speicherkonsistenzmodelle von CXL- und Hostsystemen. Dies gewährleistet Korrektheit und Leistung in heterogenen Umgebungen. Die konkreten Ergebnisse dieser Arbeit umfassen: (1) ein Compound-Kohärenzprotokoll-Framework zur Integration heterogener CPUs und CXL-Speichersysteme; (2) einen funktionalen, durchgängigen CXL-Bridge-Generator zur Synthese und Evaluierung der Protokollfusion; (3) ein effizientes, auf hierarchische CXL-Systeme zugeschnittenes Verifikationsframework, das die Sicherheits- und Liveness-Eigenschaften der generierten Bridges gewährleistet; und (4) eine umfassende Performanceanalyse mittels Gem5-Simulationen zur Bewertung der Leistung der Protokollfusion und unserer Bridge-Designs.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 2377: Disruptive Hauptspeichertechnologien