HYPNOS - Co-Design persistenter energie-effizienter und leistungsstarker eingebetteter Prozessorsyteme mit hybrid-volatiler Speicherorganisation

• Antragsteller: Professor Dr.-Ing. Jürgen Teich; Dr.-Ing. Stefan Wildermann
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme ; Softwaretechnik und Programmiersprachen
• Förderung: Förderung seit 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 502213043

Project HYPNOS untersucht den Einsatz emergenter nichtflüchtiger Speichertechnologien (engl. NVM) nicht nur im Bereich des Hauptspeichers, sondern über die gesamte Cache-Hierarchie und Register moderner eingebetteter Prozessoren hinweg. Insbesondere wird untersucht, welche Vorteile eine solche gemischt volatile Speicherhierarchie hinsichtlich erzielbarer Taktraten und Senkung des Energieverbrauchs für eine Vielzahl von Anwendungen im Bereich eingebetteter Systeme bringt und dabei gleichzeitig Persistenz von Datenstrukturen, Programmausführung und Prozessorzustand einfach und effizient zusichert. Zum einen können emergente Prozessoren aus dem IoT-Bereich mit vollständig nichtflüchtigen Speichern (sog. NVPs) nur mit relativ geringen Taktraten betrieben werden aufgrund deutlich höherer Schreibzeiten für NVM-Speicher als auch um Größenordnung geringerer sog. Endurance als z.B. SRAM. Zum anderen fordern existierende Systeme mit NVM-Hauptspeichererweiterungen dem Programmierer ab, Datenstrukturen explizit durch die Speicherhierarchie durch Spezialbefehle zu persistieren. HYPNOS (benannt nach dem griechischen Gott des Schlafes) untersucht den Konflikt zwischen Performance, Endurance und Programmierbarkeit systematisch auf der Basis in der ersten Phase systematisch explorierter CPU-Architekturen mit hybriden (gemischt flüchtig/nichtflüchtigen) Cache-Strukturen. Unsere Untersuchungen in der zweiten Phase umfassen: a) Implementierung und Compiler-Unterstützung für HW-Transaktionen in Architekturen mit hybrid-volatilen Caches zur Gewährleistung von Fehler-Atomarität im Multi-Core-Kontext; b) Optimierung von Performance und Energieverbrauch hybrider Cache-Architekturen durch Einführung von Programmannotationen ("Hints") mit Informationen über das Lese- und Schreibverhalten statisch analysierter und profilierter Datensegmente und Nutzung dieser Hinweise innerhalb der Cache-Controller der hybriden Cache-Architektur; c) "Volatility on demand" erforscht Mechanismen, um selektiv zu vermeiden, dass alle Daten und Code bei Stromausfällen persistent gespeichert werden müssen. Es umfasst softwaredefinierte Volatilitätspräferenzen, Hardware-Techniken für Absturzkonsistenz und zur konsistenten Wiederherstellung sowie Strategien zur Optimierung der Energieeffizienz in intermittierendem Computing. d) Die in a),b), und c) entwickelten Konzepte sollen systematisch evaluiert werden in Bezug auf Performance, Energieverbrauch und Backup- und Recovery-Zeiten durch Erweiterung der in der ersten Phase entwickelten gem5-basierten Simulationsplattform. Als Anwendungen sollen vorrangig IoT-Benchmarks und Szenarien stark eingeschränkter verfügbarer Energie untersucht werden, u.a. aus den Bereichen der Sensorsignalverarbeitung sowie Steuerungs- und Regelungsanwendungen.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 2377: Disruptive Hauptspeichertechnologien