Interferenzen in Entwurfsmethoden von hoch performanten Multi-Core Plattformen

• Antragstellerinnen / Antragsteller: Professor Dr.-Ing. Jeronimo Castrillon-Mazo; Professorin Dr.-Ing. Selma Saidi, Ph.D.
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung seit 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 505744711

Bei sicherheitskritischen Systemen muss im Rahmen einer Zertifizierung geprüft werden, ob sie den entsprechenden Normen in diesem Bereich entsprechen. In den Bereichen Luftfahrt und Automobil, auf die InterMCore abzielt, besteht eine zentrale und offene Herausforderung in der sicheren und effizienten Nutzung heterogener Hochleistungs-Multicore-Plattformen (z. B. ARM-basierte MPSoCs mit Beschleunigern), insbesondere bei Anwendungen der nächsten Generation, die unterschiedliche Kritikalitätsanforderungen und Ausführungsmodelle kombinieren. Insbesondere muss die Quelle der Interferenzen zwischen diesen Anwendungen identifiziert und die Interferenzen quantifiziert und möglicherweise reduziert werden, um das zeitliche Verhalten des Systems zu beherrschen. Während sich bestehende Arbeiten oft auf einen Aspekt konzentrieren, wie z.B. die Identifizierung von Timing-Anomalien während der Berechnung der Worst-Case-Ausführungszeit oder die Analyse von Interferenzen, die durch eine einzelne Hardwarekomponente verursacht werden, besteht ein deutlicher Mangel an einem kombinierten (Software- und Hardware-) Methodenfluss, der die Auswirkungen von Interferenzen auf komplexe MPSoCs berücksichtigt, um um die Vorhersagbarkeit der Plattform zu bewerten und Mittel zur Interferenzminderung bereitzustellen. Das InterMCore-Projekt zielt darauf ab, eine solche interferenzzentrierte Methodik zu entwickeln, indem i) sowohl formale Methoden als auch Benchmarking angewandt werden, um das Timing-Verhalten dieser Anwendungen auf einem MPSoC zu erfassen, und ii) geeignete Regeln und Transformationen definiert werden, um die Synthese der Anwendungssoftware vom Programmiermodell bis hin zur Ausführungsplattform zu leiten, um ein verbessertes (d.h. besser vorhersagbares) Timing-Verhalten mit reduzierten Interferenzen zu erreichen. Es wird ein umfassendes Rahmenwerk für die Bewertung, aber auch für die Abschwächung von Interferenzen entwickelt, die durch Software entstehen, die auf heterogenen Multicore-Plattformen ausgeführt wird - ein Schlüsselmerkmal für die effiziente Entwicklung der nächsten Generation sicherheitskritischer Systeme.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: Frankreich
• Partnerorganisation: Agence Nationale de la Recherche / The French National Research Agency
• Kooperationspartnerinnen / Kooperationspartner: Mathieu Jan, Ph.D.; Professorin Claire Pagetti, Ph.D.