Layoutentwurf für mikrofluidische Hochintegration mittels Partitionierung und Floorplanning

• Antragsteller: Dr.-Ing. Tsun-Ming Tseng
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung seit 2023
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 515003344

Die mikrofluidische Hochintegration (mLSI – microfluidic Large Scale Integration) ist ein vielversprechendes Konzept zur Lösung von biochemischen Aufgabenstellungen, z.B. Hochdurchsatz-Anwendungen wie Zellsortierung, Einzelzellanalyse oder DNA-Vervielfältigung. Analog zur elektronischen LSI, bei der eine große Anzahl von Transistoren auf einem winzigen Chip integriert wird, werden auf einem mLSI-Chip Hunderte bis Tausenden von Mikrokanälen und mikromechanischen Ventilen integriert, um komplexe biochemische Operationen parallel und präzise auszuführen. Doch im Unterschied zur elektronischen LSI, für die sich „Top-Down“-Entwurfsansätze mit genau definierten Entwurfsregeln und ausgereiften computergestützten Entwurfsautomatisierungswerkzeugen etabliert haben, befindet sich der Entwurf von mLSI-Chips noch in einer frühen Phase. Der Fokus liegt dabei üblicherweise auf der Optimierung einzelner Mikrofluidik-Komponenten, um daraus den Chip („bottom-up“) zu entwerfen. Infolgedessen hängt die Qualität des Entwurfs stark von den Kenntnissen und Erfahrungen der Designer ab, und der Entwurf ist selbst für Bio-Engineering Experten zeitaufwändig und fehleranfällig. Als Konsequenz bestehen aktuelle mLSI-Chip-Entwürfe trotz beeindruckender Fortschritte der Fertigungstechnologie und umfangreicher verfügbarer Komponentenbibliotheken meist nur aus wenigen Komponenten. Folglich unterstützen die Chips nur einfache biochemische Analyseprotokolle. Um diese Lücke zwischen technologischen Fähigkeiten einerseits und Entwurfsfähigkeiten andererseits zu schließen, sind Algorithmen für den automatisierten Entwurf erforderlich. Dies gilt insbesondere für Algorithmen für den Layoutentwurf, mit denen die geometrische Struktur eines Chips effizient synthetisiert und optimiert werden kann. In den letzten Jahren vorgeschlagene Verfahren für den Layoutentwurf versuchen, alle geometrischen Merkmale eines Chips in einem einzigen Entwurfsschritt zu synthetisieren. Ein mLSI-Chip besteht jedoch normalerweise aus einer Vielzahl mikrofluidischer Komponenten, welche sich u.a. in Größe, Form, Funktionalität, Konnektivität und Steuerungskomplexität unterscheiden. Daher ist es auch für die modernsten Place&Route-Werkzeuge schwierig, den Entwurfsraum in einem Schritt zu untersuchen. Das Ziel des vorliegenden Projektes besteht darin, das Problem des Layoutentwurfs für mLSI-Chips durch Einsatz von Partitionierung und Floorplanning auf hierarchische Weise zu lösen. Durch den vorgeschlagenen Ansatz erwarten wir eine erhebliche Verbesserung bei rechnergestützten Layout-Entwurfsverfahren und CAD-Werkzeugen für mLSI-Biochips.

• DFG-Verfahren: Sachbeihilfen