Detailseite
Projekt Druckansicht

Ein automatisches Parallelisierungsverfahren für konfigurierbare COMA-Architekturen

Fachliche Zuordnung Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung Förderung von 1999 bis 2004
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5160572
 
Ziel des geplanten Forschungsvorhabens ist die Entwicklung und Implementierung einer allgemeinen Architektur für parallele konfigurierbare Systeme, um einerseits deren Programmierbarkeit deutlich zu verbessern, und andererseits um die Einbindung dynamisch konfigurierbarer Logik in allgemeine Rechnersysteme zu ermöglichen. Die angestrebte Zielarchitektur ist dabei eine modifizierte COMA Architektur. Während COMA Architekturen bis Dato lediglich Daten automatisch und adaptiv verteilen, verteilt die angestrebte Zielarchitektur auch Berechnungen. Dabei wird ein feinkörniges Scheduling zur Compilezeit und ein grobkörniges Scheduling zur Laufzeit durchgeführt. Zu den grobkörnigen Schedulingentscheidungen gehört auch die Auswahl von Konfiguration für rekonfigurierbare Komponenten. Das Resultat ist ein System, das im von-Neumann-Stil programmierbar ist und trotzdem die Leistung paralleler und konfigurierbarer Hardware bereitstellt.
DFG-Verfahren Sachbeihilfen
Beteiligte Person Professor Dr. Bernd Klauer
 
 

Zusatzinformationen

Textvergrößerung und Kontrastanpassung