Detailseite
Projekt
Low Power-Selbstoptimierende digitale Systeme-Buskodierverfahren für Verlustleistungsreduktion in DSM-Technologien
Antragsteller
Professor Dr.-Ing. Dietmar Müller
Fachliche Zuordnung
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung
Förderung von 1999 bis 2005
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5173308
Die Verlustleistungsoptimierung spielt heute nicht mehr nur bei portablen Systemen eine große Rolle. Sie ist in zunehmendem Maße auch bei höchstintegrierten Schaltkreisen von Bedeutung, um dem mit der ständig steigenden Integrationsdichte und Taktfrequenz verbundenen Anstieg der Verlustleistung entgegenzuwirken. Das bisher nur auf unteren Entwurfsebenen betrachtete Gebiet der Verlustleistungsreduzierung von allgemeinen Modulverbindungen, wie im speziellen eines Adreß- oder Datenbusses, in integrierten Systemen wird auf der Systemebene bearbeitet. Dabei wird auf Systemebene untersucht, inwieweit der Informationsfluß zwischen Modulen eine Charakterisierung der Verlustleistung ermöglicht. Ziel ist die Optimierung der Datenrepräsentation an Modulschnittstellen auf den unteren Entwurfsebenen zur Minimierung der durch Informationsübertragung zwischen Modulen hervorgerufenen Verlustleistungsanteile. Die Erkenntnisse obiger Arbeiten werden im Zuge einer Erweiterung eines Modulgeneratorsystems implementiert. Als Erweiterung für den Modulgenerator ist vorgesehen, aufbauend auf den bisher generierbaren arithmetischen Komponenten, komplexere Module generieren zu können, die unter anderem auch bezüglich der Verlustleistung optimiert sind.
DFG-Verfahren
Schwerpunktprogramme
