Detailseite
Projekt
Leistungs- und Energiebeschränkung im Selbsttest
Antragsteller
Professor Dr. Hans-Joachim Wunderlich
Fachliche Zuordnung
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung
Förderung von 1999 bis 2007
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5173948
Selbsttestverfahren sind in jüngster Zeit zur dominierenden Testmethode für komplexe mikroelektronische Systeme geworden. Die neue Technologie des "Core-based Design" integriert vollständige Systeme auf einem Chip und zwingt Entwerfer und Vertreiber der Megazellen zumeist, Selbsttestverfahren einzusetzen. Im Vergleich zum Normalbetrieb ist die Verlustleistung bei der Ausführung des Selbsttests ein Vielfaches größer, weil hier alle Teile des Systems möglichst häufig und möglichst schnell schalten, während man bei einem verlustarmen Systembetrieb möglichst große Bereiche der Schaltung stillegt. Da wesentliche Teile des Systems wie Stromversorgung und Gehäuse entsprechend der Spitzenleistung ausgelegt werden müssen, beschränkt die Verlustleistung im Selbsttest das Optimierungspotential sogenannter "Low Power"-Entwürfe. Bei mobilen Anwendungen kommt noch hinzu, daß der Test relativ häufig wiederholt wird, und mit dem daraus folgenden hohen Energieverbrauch auch die Lebenszeit der Batterie verkürzt. Ziel des Projekts ist deshalb die Entwicklung von Methoden für den Selbsttest digitaler Systeme, mit denen Verlustleistung und Energieverbrauch während des Tests beschränkt werden können, ohne die Testzeit wesentlich zu verlängern oder die Defekterfassung zu beeinträchtigen. Hierzu sind Arbeiten auf allen Ebenen des Schaltungsentwurfs erforderlich. Die Arbeiten werden von den Firmen Ericsson, Hewlett Packard und LogicVision unterstützt, so daß er erforderliche Zugang zur aktuellen Technologie und die praktische Anwendbarkeit der zu entwickelnden Methoden gesichert sind.
DFG-Verfahren
Schwerpunktprogramme
