Automatisierte Verifikation algorithmischer Beschreibungen

• Antragsteller: Professor Dr.-Ing. Hans Eveking
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2001 bis 2006
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5304336

Entwurfskorrektheit ist ein entscheidendes Qualitätsmerkmal und wird im Bereich des Hardwareentwurfs wegen der ständig zunehmenden Integrationsdichte und Komplexität der Schaltungen immer schwieriger zu erreichen. Im Projekt werden Verfahren entwickelt, mit denen die korrekte Implementierung eines Hardwareentwurfs auf höheren Beschreibungsebenen automatisiert und vollständig nachgewiesen kann. Damit wird der Anwendungsbereich automatisierter, formaler Verifikationsmethoden beim Hardwareentwurf, der bisher auf die Registertransfer - und Gatterebene beschränkt war, stark erweitert.

• DFG-Verfahren: Sachbeihilfen