Methoden zur Bewertung und Verbesserung der Zuverlässigkeit informationsverarbeitetender mikroelektronischer Hardware-Komponenten

• Antragsteller: Professor Dr. Hans-Joachim Wunderlich
• Fachliche Zuordnung: Konstruktion, Maschinenelemente, Produktentwicklung
• Förderung: Förderung von 2002 bis 2009
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5469057

...Die Hardware eingebetteter Systeme wird vermehrt und in naher Zukunft überwiegend als sogenannte "Systems-on-a-Chip" realisiert, bei denen drei wesentlichen Quellen von Systemausfällen zu berücksichtigen sind: - Entwurfsfehler, - im Produktionstest zu findende Fertigungsfehler, - permanente, transiente oder intermittierende Ausfälle im Betrieb. Um bereits zu Beginn des Entwurfs die Erkennung bzw. Tolerierung der erwähnten Fehler zu unterstützen, sollen auf zwei Gebieten Verfahren erarbeitet werden: 1) Entwicklung einer einheitlichen Methode zur Erkennung und Diagnose aller drei Fehlerarten. Die Methode muß auf allen Ebenen des Entwurfs anwendbar sein. 2) Automatischer Entwurf von ausfallsicheren Schaltungen. Die bislang unter schiedlichen, zum Teil widersprüchlichen Verfahren für den Entwurf verifizier barer Schaltungen testbarer und selbsttestbare Schaltungen und fehlertoleranter und on-line testbarer Schaltungen sollen zusammengeführt werden. Die Zuverlässigkeit der so entworfenen Schaltungen soll mit den in 1) entwickelten Verfahren verifiziert werden.

• DFG-Verfahren: Forschungsgruppen
• Teilprojekt zu: FOR 460: Entwicklung von Konzepten und Methoden zur Ermittlung der Zuverlässigkeit mechatronischer Systeme in frühen Entwicklungsphasen
• Großgeräte: 1 FPGA Board
• Gerätegruppe: 7080 Zentrale Baugruppen für EDV-Anlagen (außer 710-749)