Detailseite
Projekt Druckansicht

Prinzipien der Hardware-Rekonfiguration informationstechnischer Komponenten in selbstoptimierenden mechatronischen Systemen (C01)

Fachliche Zuordnung Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung Förderung von 2002 bis 2013
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5485260
 
Ziel des Projektes ist die Entwicklung von Methoden zur effizienten Nutzung dynamisch rekonfigurierbarer Hardware in selbstoptimierenden Systemen. Die Verfahren sollen in heutigen Systemen effizient angewendet werden können und zu skalierbaren Architekturen führen, die auch in zukünftigen Technologien mikroelektronischer Systeme effizient umgesetzt werden können. In der dritten Antragsphase sollen dazu insbesondere neue dynamisch rekonfigurierbare Multiprozessorarchitekturen entwickelt und in Bezug auf ihre Ressourceneffizienz bewertet werden.
DFG-Verfahren Sonderforschungsbereiche
Antragstellende Institution Universität Paderborn
 
 

Zusatzinformationen

Textvergrößerung und Kontrastanpassung