Transiente Leistungsbewertung und Aufbau eines dynamisch rekonfigurierbaren Multiprozessor- bzw. Multi-FPGA-Systems

• Antragsteller: Professor Dr.-Ing. Günter Hommel
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2003 bis 2006
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5406338

Das Ziel des Forschungsvorhabens ist die transiente Leistungsbewertung und der Aufbau eines dynamisch rekonfigurierbaren Multiprozessor- bzw. Multi-FPGA-Systems. Der Schwerpunkt am Institut des Antragstellers soll dabei in der Entwicklung eines rekonfigurierbaren Verbindungsnetzes liegen, das die Kommunikation zwischen den Prozessoren bzw. rekonfigurierbaren FPGAs ermöglicht. Im Mittelpunkt werden dabei mehrstufige Verbindungsnetze (MIN) stehen, die als besonders für diese Aufgabe geeignet erscheinen, insbesondere die Klasse der Turnaround-MINs. In einer ersten Phase soll ein Werkzeug zur transienten Leistungsbewertung von rekonfigurierbaren MINs entwickelt werden. Dies ermöglicht die Abhängigkeit der optimalen Netzkonfiguration von der Verteilung der Kommunikation im Multiprozessor- bzw. Multi-FPGA-System zu untersuchen. In der nächsten Phase soll eine Hardware-Realisierung des rekonfigurierbaren Rechensystems mit Turnaround-MINs erfolgen. In einem ersten Schritt ist an eine Beschaltung des rekonfigurierbaren Netzes mit FPGAs gedacht, die durch ihre spezielle Konfiguration künstlichen Verkehr erzeugen.Im zweiten Schritt könnten dann, in Zusammenarbeit mit anderen Teilnehmern des Schwerpunktprogramms, die rekonfigurierbaren Prozessoren entwickelt und ein rekonfigurierbares Multiprozessor- bzw. Multi-FPGA-System aufgebaut werden.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1148: Rekonfigurierbare Rechensysteme
• Beteiligte Person: Professor Dr. Dietmar Tutsch