Echtzeitsimulation flexibler Materialien durch Einsatz programmierbarer Hardware
Zusammenfassung der Projektergebnisse
Die Cell Broadband Engine ist eine innovative CPU-Architektur, die auch im Bereich des Hochleistungsrechnens grosses Potential bietet. In diesem Projekt wurde deshalb der am Institut entwickelte rechenintensive Simulator VirTis aufdie Cell Architektur abgebildet. Dabei wurde ein Speedup von 18 erreicht, wenn man die Ausführungszeit mit einem Intel Mobile Prozessor (1,8 GHz) vergleicht. Neben einer Reihe von sekundären Lösungen sind als Beiträge besonders hervorzuheben: eine innovative Callbackimplementierung auf Cell, und die Entwicklung eines neuen Speicherallokators, mit dem die Problematik ausgerichteter Adressen bei der Cellprogrammierung gelöst werden konnte. Die genannten Techniken flossen in eine Diplomarbeit ein [7]. In einem weiteren Arbeitspaket wurde ein Mini-Cluster für High-Performance Computing erstellt. Die Architektur ist heterogen, da sowohl CPUs, GPUs wie auch FPGAs an den Berechnungen beteiligt sind. Zentral für die Leistungsfähigkeit ist ein selbstentwickeltes Verbindungsnetzwerk, das die vier Rechner mit hoher Bandbreite und niedriger Latenz koppelt. Der direkte Zugriff auf den Netzwerk-Controller (das FPGA) durch die GPUs stellte sich dabei als elementar heraus. Als Beispiel für einen parallelen Algorithmus mit sehr hohem Kommunikationsaufwand wurde ein präkonditionierter Conjugate Gradient Solver für das Poisson-Problem gewählt. Selbst für diese problematische Anwendung wurde gute Skalierbarkeit erreicht. Damit steht zu erwarten, dass andere diskrete Systeme wie etwa Feder-Dämpfer- oder Finite-Elemente-Systeme ebenfalls gut auf diesem Rechner parallelisiert werden können. Somit lässt sich sagen, dass eine gut geeignete Rechnerarchitektur basierend auf programmierbaren Bausteinen für Simulationsanwendungen gefunden wurde.
Projektbezogene Publikationen (Auswahl)
- "On the Design of a Parallel Link Using Rigid-Flex PCB Technology". Proceedings ITNG 2007, Las Vegas, NV, April 2-4, 2007, IEEE Computer Society, pages 1057-1062
G. Knittel
- "A High-Throughput, Write-Only On-Chip Bus for FPSoCs". Proceedings HiPEAC Workshop on Reconfigurable Computing 2008, Goeteborg, Sweden, January 27, 2008
G. Knittel
- "High-Performance Parallel Reconfigurable Computing: on Academic Research Platform". Supercomputing '08, Austin, TX, November 15-21,2008
G. Knittel
- "Integrating Logic Analyzer Functionality into VHDL Designs". Proceedings ReConFig'08, Cancun, Mexico, December 3-5, 2008, IEEE Computer Society, pages 127- 132
G. Knittel, S. Mayer, C. Rothlaender
- "A Parallel Preconditioned Conjugate Gradient Solver for the Poisson Problem on a Multi-GPU Platform". Proceedings 18th Euromicro International Conference on Parallel, Distributed and Network-Based Computing (PDP 2010), Pisa, Italy, February 17-19, 2010, IEEE Computer Society Press, pages 583 - 592
M. Ament, G. Knittel, D. Weiskopf, W. Strasser
