Detailseite
Projekt Druckansicht

Operating Systems for Dynamically Reconfigurable Hardware: From Programming To Execution Models

Fachliche Zuordnung Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung Förderung von 2005 bis 2010
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5455927
 
Dieses Projekt hat die Erforschung und Entwicklung von Programmier- und Ausführungsmodellen für dynamisch rekonfigurierbare Hardwarebausteine zum Ziel. Solche Bausteine, wie z.B. Field-Programmable Gate Arrays (FPGAs), werden zunehmend in eingebetteten Systemen aber auch in Vielzweckrechnern eingesetzt. Da dynamisch rekonfigurierbare Hardware eine noch junge Technologie ist, existiert keine hinreichende Unterstützung durch Entwurfswerkzeuge und -methoden. Speziell die partielle Rekonfiguration ist nach wie vor nur mittels händischem Entwurf nutzbar. Wir haben vorgeschlagen, eine zusätzliche Abstraktionsebene im Entwurf rekonfigurierbarer Systeme einzuführen: das Betriebssystem. Das Betriebssystem hebt die Entwurfsproduktivität und Flexibilität auf einen Stand, wie er gegenwärtig nur beim Entwurf prozessorbasierter Systeme erreicht wird. Nun wollen wir die Lücke zwischen weit verbreiteteten Spezifikationsformalismen auf höherer Ebene und der dynamisch rekonfigurierbaren Hardware schließen. Dazu betrachten wir beispielhaft Datenflussmodelle, wie sie für die Beschreibung von Bild- und Videobearbeitungausfgaben verwendet werden, aperiodische und periodische Taskmodelle und die POSIX Thread-Bibliothek. Außerdem entwickeln wir Methoden zur Anpassung des Laufzeitsystems an die Anwendungsdomäne und die konkrete Anwendung. Diese Anpassung kann manuell oder automatisch zur Laufzeit erfolgen. Schließlich entwerfen wir eine Monitoring-Infrastruktur für eine konfigurierbare System-on-Chip Architektur, die das Debuggen und die Optimierung der Leistungsfähigkeit komplexer, heterogener Systeme unterstützt.
DFG-Verfahren Schwerpunktprogramme
 
 

Zusatzinformationen

Textvergrößerung und Kontrastanpassung