Detailseite
Projekt Druckansicht

NSF-DFG: SaTC: Core: Small: Demonstrating Practical Provable Side-channel Security

Fachliche Zuordnung Sicherheit und Verlässlichkeit, Betriebs-, Kommunikations- und verteilte Systeme
Hardwaresysteme und -architekturen für die Informationstechnik und die Künstliche Intelligenz, Quantentechnische Systeme
Förderung Förderung seit 2025
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 553092646
 
Sichere Systeme implementieren in der Regel abstrakte Sicherheitskonzepte wie der sicheren Verteilung von Informationen oder physikalischer Isolation. Diese Annahmen versagen jedoch oft in physischen Implementierungen, die Energie zur Berechnung verwenden. Seitenkanalleckage ist ein bekanntes Problem und ermöglicht Seitenkanalangriffe, die Timing, Leistung, elektromagnetische Emissionen und optische Emissionen von kryptografischen Implementierungen ausnutzen. In den letzten Jahren wurden zahlreiche Probing-Modelle vorgeschlagen, um die physischen Fähigkeiten des Angreifers und die physischen Effekte der Seitenkanalleckage zu erfassen. Probing-Modelle sind entscheidend für Secure-by-Construction-Designmethoden neuer sicherer Hardware und für die Überprüfung bestehender Designs. Es gibt jedoch eine erhebliche Lücke zwischen der Theorie der Probing-Modelle und der Praxis des sicheren IC-Designs. In diesem Kooperationsprojekt wird ein internationales Forscherteam aus den USA und Deutschland neue Probing-Modelle entwickeln, validieren und anwenden, die physische Seitenkanalleckage berücksichtigen, und praktisch nützliche Designmethoden für nachweislich sichere IC-Designs schaffen. Ein offener FPGA-IC wird darin entwickelt, um die vorgeschlagenen Validierungsmethoden vor der Siliziumfertigung zu demonstrieren. Das Projekt wird durch enge Zusammenarbeit mittels Austauschbesuchen ermöglicht.
DFG-Verfahren Sachbeihilfen
Internationaler Bezug USA
 
 

Zusatzinformationen

Textvergrößerung und Kontrastanpassung