CT inkrementelle CT DS ADC mit extrem hoher Auflösung für MS/s Betrieb - MegaExtReCTIC

• Antragsteller: Professor Dr.-Ing. Maurits Ortmanns
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2025
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 568451019

Der Bedarf an Hochleistungs-ADCs für Anwendungen in der industriellen Sensorik, in Forschungsinstrumenten, in der Kommunikation, in der Bildgebung und in vielen anderen Bereichen steigt ständig. ADCs im extremen Auflösungsbereich sind in ihrer effektiven Auflösung weitgehend begrenzt und haben oft eine effektive Bitanzahl, die um eine Größenordnung unter der angegebenen Leistungsfähigkeit liegt. In den letzten Jahren wurde der multi-MS/s-Bereich mit SNDR>100dB von führenden Industrie-Designs auf der Grundlage von SAR-ADCs in älteren (meist 180nm) CMOS-Technologieknoten besetzt. Deren Auflösung konnte nur mit sehr hohen Eingangsspannungen von etwa 10 Vpp erreicht werden. Das Treiben riesiger Abtastkondensatoren mit extremer Präzision und bei solch hohen Eingangsspannungen und Geschwindigkeiten verbraucht enorme Leistung, die oft um ein bis zwei Größenordnungen höher ist als die des ADC selbst. Um eine Linearität von 100-120 dB (im tiefen Inband) zu erreichen, sind solche ADCs in hohem Maße auf komplexe digitale Kalibrierung angewiesen, die bei alten Technologien extrem viel Fläche beansprucht. Die Linearität nimmt dennoch weit vor dem Erreichen des Nyquistbands um 1-2 Größenordnungen ab, und die Spitzenleistung wird nur bei tiefen In-Band-Frequenzen erreicht. Derzeit gibt es keine Lösung, um diese Mängel zu beheben. Dies ist die Motivation für diesen Projektvorschlag. Wir führen Architektur- und Schaltungsforschung durch, um diese Unzulänglichkeiten des aktuellen Stands der Technik zu beheben. Wir kombinieren unsere Erfahrung mit der Realisierung von hochlinearen zeitkontinuierlichen Breitband-Delta-Sigma-ADCs mit unserer Erfahrung mit intrinsisch linearen und dynamisch rekonfigurierbaren inkrementellen ADCs, um eine neue Gruppe von extrem auflösenden Wandlerarchitekturen zu realisieren, die im MS/s-Bereich arbeiten und eine echte Nyquist-Abtastung ermöglichen, die 1) leicht ansteuerbare, zeitkontinuierliche Eingänge haben, 2) den Bedarf an großen Abtastkondensatoren und deren stromfressenden Treibern sowie die frequenzabhängige Nichtlinearität des Abtastschalters eliminieren, 3) den Bedarf an flächen- und stromfressender digitaler Linearisierung eliminieren und 4) extreme Auflösung und Linearität über das gesamte Nyquist-Band liefert. 5) Diese neue ADC-Familie wird auch die Realisierung in skaliertem CMOS mit typischen Eingangsspannungen ermöglichen. Die Architekturen werden auf zeitkontinuierlichen inkrementellen ADCs basieren, wobei wir Architekturen finden müssen, die eine extreme Auflösung bei niedriger bis mäßiger Überabtastung erreichen, um die Abtastfrequenzen praktikabel zu halten. Wir müssen an Kalibrierungsalgorithmen arbeiten, die im inkrementellen Modus arbeiten. Außerdem müssen wir die Linearisierung von Rückkopplungs-DACs in solchen inkrementellen zeitkontinuierlichen ADC sowohl für statische als auch für dynamische Fehler erforschen, da der Stand der Technik keine Lösungen für größere Bandbreiten im inkrementellen Modus bietet.

• DFG-Verfahren: Sachbeihilfen