Senkung der Verlustleistung in energierückgewinnender Logik durch abschaltbare Spannungsversorgung
Zusammenfassung der Projektergebnisse
Erstmals wurde ein systematischer Vergleich mit quantitativer Bestimmung der gesamten Energiebilanz für verschiedene Architekturen der Takterzeugung und -verteilung für Adiabatische Logik durchgeführt. Als Ergebnis dieser vergleichenden Untersuchung stellte sich heraus, dass synchrone Takterzeugung unter Einsatz einer Finite State Machine in den meisten Fällen die beste Wahl ist. Ein Ausgangspunkt des Antrags war die Annahme, dass adiabatische Logik besonders günstig für kurzzeitiges Abschalten der Versorgungsspannung sei. Daher wurde als weiterer Aspekt bei der Takterzeugung die Abschaltung der oszillierenden Spannungsversorgung untersucht. Es wurden theoretische Abschätzungen erarbeitet, mit denen in Abhängigkeit von Schaltung und Betriebsweise die optimale Implementierung ermittelt werden kann, und diese Methodik wurde am Beispiel eines 16 Bit Addierers demonstriert. Es zeigte sich, dass wie erwartet adiabatische Schaltungen tatsächlich große Vorteile beim energieeffizienten Abschalten bieten. Es wurde die grundsätzliche Frage untersucht, wie ein optimales Bauelement für adiabatische Logik aussehen sollte. Dies sollte die Auswahl der günstigsten Technologievariante ermöglichen und Beurteilung der Eignung neuer Bauelemente für adiabatische Logik. Abhängig von den Anforderungen an Geschwindigkeit und Energieeinsparung und von der Architektur gehen hier der Durchlasswiderstand und die Gate-Kapazität mit unterschiedlicher Gewichtung ein. Als Fallbeispiele für neue Bauelemente dienten ein Feldeffekttransistor basierend auf Kohlenstoff- Nanoröhren (CNTFET) sowie der Vertical-Slit-Feldeffekttransistor (VeSFET), ein Sperrschichtfeldeffekttransistor mit isoliertem Gate. Beide zeigten sehr gute Eignung für adiabatische Logik. Ausgehend von Befunden aus früheren Arbeiten, dass adiabatische Schaltungen anders zu optimieren sind als Standard-CMOS, wurde diese Betrachtung auf die Architektur ausgedehnt. Anhand einer CORDIC-basierten diskreten Fourier-Transformation wurde demonstriert, dass durch geschicktes Verschachteln von Schaltungsteilen Flächen- und Energieersparnis erzielbar ist. Mit Unterstützung eines Industriepartners wurde eine FIR-Filterschaltung auf einem Testchip gefertigt. Entwurf und Verifikation des gesamten Schaltungsblocks wurden mit üblichen Entwurfswerkzeugen durchgeführt. Damit konnte der allgemein gegenüber adiabatischen Schaltungen erhobene Einwand, dass neue Verfahren der Entwurfsautomatisierung nötig seien, widerlegt werden. Die Funktionalität wurde experimentell verifiziert. Für die Abhängigkeit der Verlustleistung von der Frequenz und der Versorgungsspannung und die erzielbare Energieeinsparung wurde eine sehr gute Übereinstimmung der Messung mit der Simulation gezeigt. Dies ist die erste experimentelle Untersuchung einer solch komplexen adiabatischen Schaltung und der erste Hardware-basierte Vergleich mit einer entsprechenden CMOS-Schaltung. Das Einsatzgebiet adiabatischer Logik erstreckt sich über das ganze Feld der digitalen Signalverarbeitung. Aufgrund des immer anliegenden Taktes ist der Einsatz besonders günstig, wenn ein kontinuierlicher Datenstrom zu verarbeiten ist, wie beim Beamforming oder Videostreaming durch Koprozessoren. Von diesen Betrachtungen ausgehend soll die Anwendung im System weiter untersucht werden. Die Arbeiten zum Einsatz neuer Bauelemente in adiabatischer Logik sollen ebenfalls weitergeführt werden. Dabei wollen wir auch den Tunneltransistor betrachten, zu dem wir auf eigene Vorarbeiten in der Bauelemente- und Schaltungsentwicklung zurückgreifen können.
Projektbezogene Publikationen (Auswahl)
-
„Design of Ultra-Low- Power Arithmetic Structures in Adiabatic Logic." International Symposium on Integrated Circuits, ISIC Proceedings, pp. 405-408, 2007
P. Teichmann, J. Fischer, F. Chouard, and D. Schmitt-Landsiedel
-
„A robust synchronized 2N2P LC oscillator with a shut-down mode for adiabatic logic circuits." International Symposium on Circuits and Systems, ISCAS, pp. 241-244, 2009
P. Teichmann, J. Fischer, and D. Schmitt-Landsiedel
-
„Adiabatic Circuits using Vertical Slit Field Effect Transistor." In European Solid- State Circuits Conference, ESSCIRC Fringe, 2009
M. Weis, P. Teichmann, T. Seybold, D. Kasprowicz, A. Pfitzner, W. Maly, D. Schmitt- Landsiedel
-
„Saving Potentials of Adiabatic Logic on System Level: A CORDIC-based Adiabatic DCT." Proceedings International Symposium on Integrated Circuits, ISIC, pp. 105-108, 2009
P. Teichmann, M. Vollmer, J. Fischer, B. Heyne, J. Götze, D. Schmitt-Landsiedel
-
„Pushing Energy Savings in Adiabatic Logic by Carbon Nanotube Field Effect Transistors." Kleinheubacher Tagung, Kleinheubach, Deutschland, 2010
P. Teichmann, C. Friederich, D. Schmitt-Landsiedel
-
„Adiabatic Logic – Future Trend and System Level Perspective„ Springer Series in Advanced Microelectronics, Vol. 34, 2011
P. Teichmann
