Kompensation von On-Chip Parameterschwankungen durch lokale Spannungsanpassung aufgrund von in-situ Verzögerungsmessungen in integrierten CMOS Schaltungen
Zusammenfassung der Projektergebnisse
Das neu entwickelte Konzept zur adaptiven Spannungsanpassung regelt die Spannung digitaler Schaltungen in Abhängigkeit der aktuellen Prozess-, Versorgungsspannungs- und Temperaturschwankungen sowie unter Alterungseffekten (PVTA). Dadurch werden ungenutzte Sicherheitsmargen, die im üblichen worst-case Design vorgehalten werden, minimiert und der Energieverbrauch reduziert. Die Kernkomponenten der Regelschleife sind sogenannte in-situ Monitore (Pre-Error Flip-Flops). Diese detektieren langsame aber noch fehlerfreie Signalübergänge (sogenannte Pre-Errors). Mit Hilfe der gemessenen Pre-Error Rate regelt eine Kontrolllogik über einen integrierten Spannungsregler die Versorgungsspannung. Um eine möglichst genaue und robuste Detektion der Pre-Errors zu gewährleisten, wurden neue Monitor-Schaltungen entworfen. Dadurch kann das Pre-Error-Detektionsfenster nun global eingestellt werden. Im Vergleich zu state-of-the-art Monitoren konnte so der benötigte Energie- und Flächenoverhead deutlich verringert werden. Hinsichtlich der Robustheit, die mit Hilfe von Monte-Carto Simulationen evaluiert wurde, übertreffen diese innovativen Monitore ebenfalls bestehende Konzepte. Des Weiteren wurde erstmals ein Funktionsprinzip konzipiert, mit dem die Spannungsanpassung im normalen Betrieb (online) erfolgt. Dadurch benötigt das Verfahren keine Test-Intervalle oder Interaktion mit anderen Systemebenen und kann somit vollständig autark agieren. Um die Statistik der Regelschleife zu modellieren, wurde ein analytisches Markov-Modell erarbeitet. Die Parameter der Markov-Kette wurden dabei mit Hilfe ausführlicher SPICE-Simulationen auf Transistorebene generiert. Mit Hilfe des Markov-Modells kann das Energieeinsparungspotential wie auch das Fehlerrisiko bei einer zu aggressiven Spannungsabsenkung quantitativ ermittelt werden. Zudem wurde das Markov-Modell erweitert, um die Robustheit der Regelschleife gegenüber globalen und lokalen Parameterschwankungen zu bestimmen sowie die Stabilität der Regelschleife zu verifizieren. Die Methodik wurde am Beispiel eines 16 Bit Addierers und einer Schaltung zur Bildverarbeitung demonstriert. Beide Schaltungen wurden in einer industriellen 65nm Low-power Technologie synthetisiert. Bei einer garantierten Fehlerrate unter 10^-9 konnte für beide Designs eine Einsparung um 25% an aktiver Leistung erzielt werden, wobei der Energieverbrauch aller Overheads berücksichtigt ist. Gleichzeitig wird durch die Spannungsregelung der Leckstrom um über 30 % reduziert. Die entwickelte adaptive Spannungsanpassung kann universell in jeder Digitalschaltung angewendet werden. Die Komponenten der Regelschleife wurden so konzeptioniert, dass sie mit geringem Designaufwand implementiert werden können und wenig Chipfläche benötigen. Über den Einsatz zur Reduktion der Verlustleistung hinaus gehend soll das Konzept in weiteren Arbeiten dahingehend modifiziert werden, dass es ebenfalls zur Überwachung der Zuverlässigkeit eingesetzt werden kann. Insbesondere Im Hinblick auf die immer stärker auftretenden Alterungseffekte von Transistoren in sub-65nm-Technologien ist eine solche Übenwachung wünschenswert. Dadurch kann die Zuverlässigkelt vor allem bei sicherheitskritischen Anwendungen (z.B. in der Medizin- und Automobiltechnik oder Luft- und Raumfahrt) gesteigert werden.
Projektbezogene Publikationen (Auswahl)
- "In-situ Monitoring to Adapt for PVT-Variations," in Fringe Session of the 36th IEEE European Solid-State Circuits Conference (ESSCIRC Fringe), 2010
M. Wirnshofer, G. Georgakos, and D. Schmitt-Landsiedel
- "A Variation-aware Adaptive Voltage Scaling Technique based on In-situ Delay Monitoring," in Proceedings of the 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), pp. 261-266, 2011
M. Wirnshofer, L. Heiss, G. Georgakos, and D. Schmitt-Landsiedel
- "An Energy-efficient Supply Voltage Scheme using In-situ Pre-Error Detection for On-the-fly Voltage Adaptation to PVT Variations," in Proceedings of the 13th International Symposium on Integrated Circuits (ISlC), pp. 94-97, 2011
M. Wirnshofer, L. Heiss, G. Georgakos, and D. Schmitt-Landsiedel
- "Error Detection in an Integrated Circuit," U.S. Patent US 7,900,114 B2, 2011
S. Henzler, M. Wirnshofer, and D. Lorenz
- "Adaptive Voltage Scaling by In-situ Delay Monitoring for an Image Processing Circuit," in Proceedings of the 15th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), pp. 205-208, 2012
M. Wirnshofer, L. Heiss, A. N. Kakade, N. Pour Aryan, G. Georgakos, and D. Schmitt-Landsiedel
- "Comparison of In-situ Delay Monitors for use in Adaptive Voltage Scaling," Journal of Advances in Radio Science, vol. 10, 2012
N. Pour Aryan, L. Heiss, D. Schmitt-Landsiedel, G. Georgakos, and M. Wirnshofer
