Modellierung und Simulation von Chipdesignsystemen

• Antragsteller: Professor Dr.-Ing. Erich Barke
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2008 bis 2012
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 73377603

Der Entwurf integrierter Schaltungen ist von komplexen Prozessen mit vielen Abhängigkeiten und Unwägbarkeiten geprägt. Der Chipdesignprozess kann, ähnlich wie andere Prozesse, als Abfolge von Aktivitäten angesehen werden, die Inputfaktoren wertschöpfend unter Ge- und Verbrauch von Ressourcen in Outputfaktoren transformieren. Oft stehen einem Designteam mehrere Alternativen zur Erreichung des Ziels zur Auswahl: Ressourcenwechsel, Umstrukturierung der Arbeitsabfolge, etc. Aufgrund knapper Time-tomarket- Fenster und strenger Budgetrestriktionen ist die gleichzeitige Verfolgung verschiedener Wege de facto unmöglich. Durch die mangelnden Vorhersagemöglichkeiten wird die Entscheidung für einen der verschiedenen Wege nicht durch Bewertung der einzelnen Alternativen hinsichtlich ihrer Produktivität und Kosten getroffen, sondern sie ist durch Schätzungen und Extrapolation aus der Vergangenheit vorgegeben. Für Planungsentscheidungen ist es deshalb notwendig, Werkzeuge zur Verfügung zu stellen, die Designteams dabei unterstützen, objektiv und transparent das geplante Vorhaben im Vorfeld zu bewerten. Insbesondere der Wunsch nach einem Simulator wird immer größer, mit dem ein geplanter Flow durchlaufen werden kann, um eventuelle Ressourcenüberlastungen bzw. -verschwendungen sowie mögliche Engpässe zu erkennen. Ziel dieses Forschungsprojekts ist es, einen geplanten Design-Flow zu simulieren, um im Voraus Engpässe zu erkennen und What-If-Analysen zu ermöglichen. Dazu sollen in einem ersten Schritt Teilmodelle entwickelt werden, um die Komponenten eines Chipdesignsystems wie z.B. EDA1-Werkzeuge, Rechner, Menschen, etc. abzubilden und formal zu beschreiben. In einem zweiten Schritt sollen die entwickelten Teilmodelle zu einem Gesamtmodell zusammengefasst und in einem Simulator ausgeführt werden. Der Ansatz soll Arbeitsschritte abbilden, Ressourcen beschreiben und Aktivitäten zuordnen, um damit den Flow zu simulieren sowie Kosten abschätzen.

• DFG-Verfahren: Sachbeihilfen