Modellierung und Simulation von Chipdesignsystemen
Zusammenfassung der Projektergebnisse
Aufgrund des vorherrschenden Mangels an geeigneten Optimierungs- und Bewertungsmethoden beim Chipdesign wurde im Rahmen dieser Arbeit ein neues System entwickelt, das relevante Kennzahlen zur Bewertung von Chipdesignprojekten bereitstellt sowie im Detail konkrete Projektalternativen bezüglich der Optimierung nach Ressourcenaufwand oder Projektdauer anbietet. Aus allgemein gültigen Projektzielen von Halbleiterunternehmen wurden relevante Fragestellungen in den Bereichen „Finanzen", „Ressourcen", „Prozess" und „Technischer Output" herauskristallisiert. Die Beantwortung erfolgte in Form konkreter Metriken zur Berechnung von Kennzahlen, wobei mit Hilfe eines analytischen Ansatzes die Einflussgrößen und Zusammenhänge ohne eine übermäßige Datensammlung identifiziert werden konnten. Die Kennzahlen bilden ein ganzheitliches System zur Analyse, Kontrolle und Bewertung des Chipdesignprojektes vor, während und nach der Durchführung. Durch ein Warnsystem können Soll-/Ist-Abweichungen von Parametern identifiziert und durch ein Ampelsystem sichtbar gemacht werden. Mit Hilfe der berechneten Sensitivitäten werden die Einflüsse von Parameterveränderungen auf die Kennzahl verdeutlicht. Mit dem in dieser Arbeit vorgestellten Optimierungssystem ist es möglich, die spezifischen Aktivitäten im Chipdesignprozess automatisiert aus dem Entwurfsablauf und der Modulhierarchie zu erstellen und mit deren Ressourcenbedarf, Dauern und zeitlichen Abhängigkeiten in einem Task-Graphen darzustellen. Beim Aufbau des Task-Graphen werden ebenfalls unterschiedliche Entwurfsstile, Instanzen und die (Wieder-) Verwendung von Modulen oder IP berücksichtigt. Durch die überschaubaren Eingabeinformationen und die übersichtliche Darstellung als Task-Graph wird die Vorgabe eingehalten, ein transparentes Optimierungssystem ohne hohen Kalibrierungs- und Lernaufwand bereitzustellen, das dennoch die wichtigsten Elemente des Chipdesignprozesses berücksichtigt. Die Optimierung von Chipdesignprozessen ist in zwei Projektszenarien möglich. Szenario 1 zielt auf die Minimierung der Projektdauer ab, unter der Annahme, dass ein fest definierter Ressourcenpool für die Durchführung bereitgestellt wird. In Szenario 2 wird die Anzahl der benötigten Ressourceninstanzen minimiert, unter der Annahme, dass die Projektdauer minimal sein soll oder fest definiert ist. Für beide Szenarien wurden zum Vergleich exakte sowie heuristische Verfahren an die Problemstellung angepasst. Insbesondere wurde bei den Schedulingverfahren im Szenario 1 die Berücksichtigung von temporären Ressourcenbeschränkungen eingefügt. Nicht nur einzelne, sondern auch mehrere parallel laufende Projekte können unter Berücksichtigung verschiedener Start- und Endzeitpunkte optimiert werden. Anhand konstruierter Worst-Case-Projekte und real durchgeführter Beispiel-Projekte von Halbleiterfirmen wurden Laufzeitvergleiche und Optimierungen durchgeführt. Durch die Problemkomplexität haben exakte Algorithmen exponentielle Laufzeiten und eignen sich nicht zur Optimierung realer Projekte. Die heuristischen Verfahren konnten bei der Laufzeit und der Güte der Lösung (soweit verifizierbar) überzeugen. Bezüglich der realen Projektdauer wurde durch die Optimierung in Sz. 1 bei vorgegebenen Ressourcenpool eine um durchschnittlich 29 % geringere Projektdauer erzielt. Durch die Kombination der beiden Projektszenarien konnten verschiedene Alternativen der realen Projekte sowie die Auswirkung bei Änderung der Ressourceninstanzen oder der festgesetzten Projektdauer bewertet werden. Bei gleichem Ressourcentypbedarf der Projekte konnten zudem deutlich bessere Auslastungen erzielt werden.
