Statistische Fehleranalyse nanoelektronischer digitaler CMOS-Komponenten auf der elektrischen Ebene unter Berücksichtigung von Parameterschwankungen

• Antragsteller: Professor Dr.-Ing. Bernd Straube
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2006 bis 2014
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 22319970

Die großen zufälligen Schwankungsbreiten der Parameter nanoelektronischer digitaler CMOS-Schaltungen haben einen sehr starken Einfluss auf deren Schaltungsverhalten. Mittels statistischen Methoden wird durch schaltungstechnische und layoutorientierte Maßnahmen erreicht, dass trotz dieser Parameterschwankungen die Funktion selbst und andere funktionelle Merkmale eingehalten werden können. Für den Test bedeutet das, dass nun mehr auch statistische Verfahren zur digitalen Testgenerierung und Fehlersimulation sowie für Teststrategien eingesetzt werden müssen.Das Ziel dieses Projektes ist die Bereitstellung von realistischen Histogrammen als Approximation der Wahrscheinlichkeitsdichtefunktionen für die Zufallsgröße “Verzögerungszeit“. Dazu wird im Projekt eine Monte-Carlo-Fehlersimulation auf der elektrischen Ebene entwickelt, mit der die Verteilung der Verzögerungszeit für elektrisch beschriebene fehlerbehaftete Gatter und spezielle Komponenten, die ein robustes Systemverhalten ermöglichen, berechnet werden kann. Als rechentechnisches Werkzeug dient der analoge Fehlersimulator des Antragstellers. Unter Verwendung der für den robusten Schaltungsentwurf verwendeten Verteilungen der Parameter werden die Parameterwerte ausgelost. Das elektrisch beschriebene Netzwerk wird für alle ausgelosten Parameterwerte bezüglich aller Fehler der Fehlerliste simuliert. Um den Aufwand bei der Monte-Carlo-Simulation zu reduzieren, werden Möglichkeiten zum Einsatz effizienter Analysemethoden, wie z. B. das ’importance sampling’, untersucht.

• DFG-Verfahren: Sachbeihilfen