Detailseite
Projekt Druckansicht

Erkennung und adaptive Priorisierung von semi-statischen Datenströmen und von Verkehrsstrommustern in Network-on-Chips

Fachliche Zuordnung Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung Förderung von 2013 bis 2017
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 232927154
 
Das Ziel dieses Projektes ist die Konzeptionierung und Realisierung eines verkehrsstromadaptiven Network-on-Chips zur Reduktion der Kommunikationslatenz in komplexen Manycore-Systemen. Datenströme, welche für eine längere Zeit zwischen Kommunikationspartnern existieren, sollen unter vollständiger Umgehung der Verarbeitungsstufen der Router ohne Zeitverzögerung direkt weitergeleitet werden. Entsprechende Verkehrsstromszenarien treten sowohl in multifunktionalen Systemen für die Dauer einer Anwendung, als auch temporär in Manycore-Prozessorsystemen mit verteilten Caches auf. Eine priorisierte Weiterleitung entsprechender Datenströme ist sowohl für einzelne semi-statische Datenströme zwischen zwei Funktionseinheiten, als auch für sich wiederholende Muster mehrerer semi-statischer Datenströme vorgesehen. Die Erkennung von Verkehrsstrommustern wird dezentral auf der Ebene einzelner Router durchgeführt und ist nur von den jeweils lokal getroffenen Routingentscheidungen aller Datenströme eines Routereingangs abhängig. Dies ermöglicht die lokale Zusammenfassung mehrerer unabhängiger Datenströme mit unterschiedlichen Zieladressen und Virtual Channels zu einem Aggregat. Weist der einmal priorisierte Datenstrom bzw. das Aggregat von Datenströmen über mehrere Router hinweg die gleichen Eigenschaften auf, so entspricht die Zusammenschaltung der entsprechenden Router einer direkten Punkt-zu-Punkt Verbindung. Somit entsteht dynamisch eine Kommunikations-struktur, welche eine Kombination eines paketbasierten und eines verbindungsorientierten Network-on-Chip darstellt.Die Auftrittshäufigkeit und Auftrittsdauer sowie das Muster semi-statischer Datenströme hängen neben den eigentlichen Kommunikationsbeziehungen zwischen Funktionseinheiten und deren räumlichen Anordnung auch ganz wesentlich vom verwendeten Routingverfahren ab. Daher sollen die Auswirkungen unterschiedlicher deterministischer und adaptiver Routingverfahren hinsichtlich dieser Parameter evaluiert werden. Auch ist angestrebt, durch eine Verwendung adaptiver Routingverfahren eine Aggregatbildung semi-statischer Datenströme gezielt zu unterstützt. Um die Auswirkungen der durch semi-statische Datenströme blockierte Verbindungen auf den übrigen Netzwerkverkehr möglichst gering zu halten, ist ebenfalls eine Verwendung adaptiver und fehlertoleranter Routingverfahren für nicht priorisierte Datenströme vorgesehen. Das Ziel dabei ist eine möglichst weitgehende Umgehung der belegten Verbindungen, so dass ein frühzeitiger Abbau priorisierter Verbindungen vermieden werden kann. Als Realisierungsoptionen für die zu entwickelnde Network-on-Chip-Architektur sind sowohl Standardzellentechnologien als auch dynamisch rekonfigurierbare FPGAs vorgesehen. Energiebedarfsbetrachtungen, Performanz und Flächenbedarfsbetrachtungen sollen für beide Optionen erfolgen. Die Funktion und Effizienz der entwickelten Verfahren sollen zum Projektabschluss anhand eines FGPA-Demonstrators verdeutlicht werden.
DFG-Verfahren Sachbeihilfen
Beteiligte Person Professor Dr.-Ing. Erik Maehle
 
 

Zusatzinformationen

Textvergrößerung und Kontrastanpassung