NaSCA: Nano-Scale Seitenkanalanalyse - Physikalische Sicherheit von CMOS ICs der nächstem Generation

• Antragsteller: Professor Dr. Amir Moradi; Professor Dr.-Ing. Christof Paar
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2016 bis 2021
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 271752544

Wir sind umgeben von einer stetig wachsenden Zahl Cyber-Physischer Systeme wie z.B.elektronische Bezahlsysteme/Mauterfassung, Verkehrsleitsysteme, sowie Smart Homes. Neben den Vorzügen dieser Entwicklung wandern immer mehr Geräte in die Hände von legitimen Nutzern die aber gleichzeitig auch potentielle Angreifer sind. Dies stellt ein großes Risiko zur Systemsicherheit dar, welches nicht allein durch Schwächen in kryptographischen Algorithmen begründet ist. Physikalische Angriffe wie Seitenkanal-Analysen(SCA), können theoretisch sichere Systeme in kürzester Zeit brechen. Der umfassende Schutz ubiquitärer Systeme ist daher zwingend notwendig gleichzeitig aber alles andere als trivial.Die SCA-Forschungsgemeinschaft hat in der Vergangenheit viele Gegenmaßnahmen gegen physikalische Angriffe entwickelt, die allerdings alle auf der Annahme beruhen das nur der dynamische Stromverbrauch maßgeblich ist. Mit der zunehmenden Miniaturisierung der Halbleiter-Prozesstechnologie gewinnt der statische Stromverbrauch aber zunehmend an Bedeutung und offenbart gefährliche Schwächen in aktuellen Gegenmaßnahmen. In Zukunft werden daher auch geschützte Systeme nicht den versprochenen Sicherheitslevel erreichen, da ihr Sicherheitsmodel statische Leckströme nicht einbezieht. Unsere Voruntersuchung zur Verwundbarkeit von FPGA Implementierung gegen Angriffe auf den statischen Stromverbrauch bestätigen diese Einschätzung. Es müssen daher Schutzmaßnahmen entwickelt werden welche sowohl den dynamischen als auch den statischen Stromverbrauch mit einschließen.Wir sind der festen Überzeugung dass dies gelingen kann, unter anderem durch die sorgfältige Analyse, Verbesserung, und Kombination der bisherigen bekannten Gegenmaßnahmen.In diesem Projekt werden wir Seitenkanal-Analysen auf den statischen Stromverbrauch von ASIC und FPGA Plattformen durchführen. Wir werden die Effizienz der bekannten Gegenmaßnahmen für kryptographische Primitiven wie AES analysieren unter besonderer Betrachtung der statischen Leckströme. Basierend auf den Ergebnissen werden wir dedizierte und beweisbar sichere Gegenmaßnahmen für die speziellen Anforderungen entwickeln und prototypisch sowohl auf FPGAs als auch ASICs realisieren. Dies erlaubt uns die Robustheit und Widerstandsfähigkeit der neu entwickelten Gegenmaßnahmen auch in der Praxis effektiv zu evaluieren.Ein interdisziplinäres Zusammenwirken der Gebiete Angewandte Kryptographie und kryptographisches Ingenieurwesen ist daher zwingend erforderlich um die anstehenden Herausforderungen zu meistern.Im Gegensatz zu unserem ganzheitlichem Ansatz behandelten vorherige Arbeiten lediglich Angriffe und Gegenmaßnahmen unter Berücksichtung des dynamischem Stromverbrauchs,verwendeten simple heuristische physische Sicherheitstechniken, sowie unzureichende theoretische Modelle welche nicht die speziellen Eigenschaften der Zielgeräte mit einbezogen. Tatsächlich wurde der statische Stromverbrauch als Seitenkanal bisher von der Forschungsgemeinde kaum bedacht.

• DFG-Verfahren: Sachbeihilfen