Optimierung von Arbeitsspeicher für Fahrerassistenzsysteme und autonomes Fahren

• Antragsteller: Professor Dr.-Ing. Norbert Wehn
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2019 bis 2023
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 426328834

Heterogene Multicore-Architekturen, die durch Hardwarebeschleuniger ergänzt werden, sind heute in vielen eingebetteten Systemen weit verbreitet. Diese Art von Compute-Plattformen, die ursprünglich für den Consumer-Bereich entwickelt wurden, gelangen heute in sicherheitskritische Anwendungen, z.B. im Automobilbereich, wo das autonome Fahren derzeit die herkömmliche Entwicklung der Fahrzeugelektronik stark verändert. Die zunehmende Lücke zwischen der Rechengeschwindigkeit dieser Architekturen und dem Zugriff auf den Arbeitsspeicher stellt eine große Herausforderung dar. Die am weitesten verbreitete Art von Arbeitsspeichern sind DRAMs, welche den besten Kompromiss zwischen Speicherdichte und Zugriffszeit bieten. Die Algorithmen für Fahrerassistenzsysteme und autonomes Fahren erfordern geringe Latenz und eine enorme externe Speicherbandbreite. So wird die Speicherbandbreite zu einem der größten Engpässe für neue Automobilanwendungen. DRAMs sind Commodity-Devices, die auf minimale Kosten pro Bit optimiert sind. Daher muss vor allem das DRAM Package kostengünstig sein, was die verfügbaren Pins begrenzt. Darüber hinaus verfügen DRAMs über eine komplexe interne Architektur mit internem Prefetching, um die Lücke zwischen der extern verfügbaren Speicherbandbreite und der internen Latenzzeit zu schließen. DRAM Technologien weisen eine große Parametervariation (Speed Sorting) auf und die Speicherzellen, welche sehr temperaturempfindlich sind, müssen regelmäßig refreshed werden. Diese Eigenschaften machen es sehr schwierig, DRAMs in sicherheitskritischen Anwendungen einzusetzen. In den letzten Jahren wurden viele neue DRAMs vorgestellt (z.B. DDR4, LPDDR4, GDDR6, Wide I/O, HMB2). Es ist jedoch noch nicht klar, wie diese Speichermodule im Automobilbereich in Bezug auf Bandbreite, Latenz, Leistung, Temperatur, Zuverlässigkeit und Sicherheit eingesetzt werden können. Die wissenschaftliche DRAM Forschung konzentriert sich bisher vor allem auf mobile Geräte und Rechenzentren. Diese Anwendungen haben völlig andere Profile als sicherheitskritische Anwendungen im Automobilbereich. Es besteht daher ein hoher Bedarf, diese Forschungslücke zu schließen, indem die Grundlagenforschung unter Berücksichtigung der Anforderungen der Automobilindustrie in diese transferiert wird. Nach bestem Wissen und Gewissen gibt es keine Untersuchungen oder Publikationen, die das DRAM Speichersubsystem im Hinblick auf zukünftige automobile Anwendungen optimieren. Daher werden in diesem trilateralen Transferprojekt die Ergebnisse der Grundlagenforschung an der TU Kaiserslautern in Richtung Anwendbarkeit für die Automobilindustrie weiterentwickelt. Das Fraunhofer IESE wird diesen Transfer mit seinem starken Hintergrund im Bereich Safety für Automotive und Embedded Systems unterstützen und koordinieren. Der Anwendungspartner Bosch wird detailliertes Anwendungs-Know-how, Anforderungen und konkrete Forschungsherausforderungen aus Branchensicht in das Projekt einbringen.

• DFG-Verfahren: Sachbeihilfen (Transferprojekt)
• Anwendungspartner: Robert Bosch GmbH; Zentralbereich Forschung und Entwicklung
• Kooperationspartner: Professor Dr.-Ing. Matthias Jung