Servicenavigation

Detailseite

Zurück

Projekt Druckansicht

Optimierung von Arbeitsspeicher für Fahrerassistenzsysteme und autonomes Fahren

Fachliche Zuordnung Rechnerarchitektur, eingebettete und massiv parallele Systeme
Förderung Förderung von 2019 bis 2023
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 426328834
 
Erstellungsjahr 2023

Zusammenfassung der Projektergebnisse

Heterogene Multicore-Architekturen, die durch Hardwarebeschleuniger ergänzt werden, sind heute in eingebetteten Systemen weit verbreitet. Diese Art von Compute-Plattformen, die ursprünglich für den Consumer-Bereich entwickelt wurden, gelangen heute in sicherheitskritische Anwendungen, z.B. im Automobilbereich, wo das autonome Fahren derzeit die herkömmliche Entwicklung der Fahrzeugelektronik stark verändert. Die zunehmende Lücke zwischen der Rechengeschwindigkeit dieser Architekturen und dem Zugriff auf den Arbeitsspeicher stellt eine große Herausforderung dar. Die am weitesten verbreitete Art von Arbeitsspeichern sind DRAMs, welche den besten Kompromiss zwischen Speicherdichte, Performance und Herstellungskosten bieten. Die Algorithmen für Fahrerassistenzsysteme und autonomes Fahren erfordern geringe Latenzen und enorm hohe externe Speicherbandbreiten. So wird die Speicherbandbreite zu einem der großen Engpässe für neue Automobilanwendungen. DRAMs sind Commodity-Devices, die auf minimale Kosten pro Bit optimiert sind. Daher muss vor allem das DRAM-Package kostengünstig sein, was die verfügbaren Pins begrenzt. Darüber hinaus verfügen DRAMs über eine komplexe interne Architektur mit internem Prefetching, um die Lücke zwischen der extern verfügbaren Speicherbandbreite und der internen Latenzzeit zu schließen. DRAM-Technologien weisen eine große Parametervariation (Speed Sorting) auf und die Speicherzellen, welche sehr temperaturempfindlich sind, müssen regelmäßig aufgefrischt (refreshed) werden. Diese Eigenschaften machen es sehr schwierig, DRAMs in sicherheitskritischen Anwendungen einzusetzen. In den letzten Jahren wurden viele neue DRAM-Standards vorgestellt (z.B. DDR4, LPDDR4, GDDR6, Wide I/O, HBM). Es war zu Beginn des Projekts noch nicht klar, wie diese Speichermodule im Automobilbereich in Bezug auf Bandbreite, Latenz, Leistung, Temperatur, Zuverlässigkeit und Sicherheit eingesetzt werden können. Die wissenschaftliche DRAM- Forschung konzentrierte sich bisher vor allem auf mobile Geräte und Rechenzentren. Diese Anwendungen haben völlig andere Profile als sicherheitskritische Anwendungen im Automobilbereich. Ziel dieses Projekts war es, diese Forschungslücke zu schließen, indem die Grundlagenforschung unter Berücksichtigung der Anforderungen der Automobilindustrie in diese transferiert wird. Nach bestem Wissen und Gewissen gab es bisher keine Untersuchungen oder Publikationen, die das DRAM-Speichersubsystem im Hinblick auf zukünftige automobile Anwendungen optimieren. Daher wurden in diesem trilateralen Transferprojekt die Ergebnisse der Grundlagenforschung an der RPTU in Richtung Anwendbarkeit für die Automobilindustrie weiterentwickelt. Das Fraunhofer IESE hat diesen Transfer mit seinem starken Hintergrund im Bereich Safety für Automotive und Embedded Systems unterstützt und koordiniert. Das Projekt konnte Klarheit schaffen, welche Speicher für den Einsatz beim Autonomen Fahren geeignet sind. Der Erfolg dieses Projekts wird durch eine Vielzahl von Industrieprojekten rund um das entwickelte Produkt DRAMSys deutlich.

Projektbezogene Publikationen (Auswahl)

 
 

Zusatzinformationen

© 2025 DFG Kontakt / Impressum / Datenschutz

Textvergrößerung und Kontrastanpassung