Dual-Quantisierungs-Multibit Delta-Sigma Modulatoren mit hoher interner Auflösung - DuQ2.0

• Antragsteller: Professor Dr.-Ing. Maurits Ortmanns
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2020
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 433735880

Zeitkontinuierliche Delta-Sigma (DS) Analog-Digital-Wandler (ADC) bieten Vorteile in Geschwindigkeit, Ansteuerbarkeit und Leistungseffizienz. Für Breitbandanwendungen ist das Überabtastungsverhältnis begrenzt; um gute Auflösung zu erhalten, muss entweder die interne Bitbreite oder die Schleifenfilterordnung des DS-Modulators deutlich erhöht werden. Bei Single-Loop-Implementierungen ist die Ordnung aus Stabilitätsgründen eingeschränkt. Während eine hohe interne Bitbreite für Stabilität und Auflösung von Vorteil ist, steigt die Implementierungskomplexität mit der Anzahl der Bits exponentiell an. Dies gilt insbesondere für den rückgekoppelten Digital-Analog-Wandler (DAC), dessen Linearität so gut sein muss wie die des gesamten DS ADC. In der ersten Projektphase sollten Lösungen gefunden werden, um die Bitbreite und damit die Komplexität einer hohen internen Quantisierungsauflösung von der des verwendeten DACs zu entkoppeln. Ein Konzept untersuchte die Dual-Quantisierung auf der Basis eines MASH digitalen DSM (DDSM) in der Rückkopplung eines Haupt-DSM, welches eine hohe Ordnung der Rauschformung des DDSM erlaubt, ohne Stabilitätsprobleme zu verursachen. Darüber hinaus können in der ersten Stufe des DDSM, in der das Signal verarbeitet wird, intrinsisch lineare 1..1.5-Bit-DACs verwendet werden, während in den höheren DDSM MASH Stufen ein hochauflösender DAC eingesetzt werden kann, ohne unter der Nichtlinearität des DAC zu leiden, da er hauptsächlich Quantisierungsrauschen verarbeitet. Außerdem wurde eine duale Quantisierung mit Hilfe eines hochauflösenden internen Quantisierers untersucht, bei dem nur ein Teil seiner Bits als (zum richtigen Zeitpunkt) rückgekoppelte Bits verwendet wird, während die niederwertigsten Bits entweder später in der Zeit oder nur im digitalen Bereich verarbeitet werden. Im Folgeprojekt werden wir an SMASH DDSM in der Rückkopplung eines Haupt-DSM zum Zweck der Doppelquantisierung arbeiten. SMASH ermöglicht eine Rauschformung höherer Ordnung, eine Trennung der ersten 1.5-Bit-Stufe für die Verarbeitung des Eingangssignals und der (nichtlinearen) zweiten Multibit-Stufe für die Verarbeitung des Quantisierungsrauschens, hat aber den Vorteil, dass kein Rekonstruktionsfilter erforderlich ist. Dadurch verspricht es geringere Komplexität. Der SMASH DDSM wird mit den bereits gefundenen Architekturen verglichen, um die vielversprechendste herauszufinden. Darüber hinaus sind 1.5-Bit-DACs zwar nach dem Stand der Technik intrinsisch linear, jedoch nur für statische Nichtlinearität. Bei der dynamischen Nichtlinearität werden Oberwellen durch eine kapazitive Fehlerladung erzeugt, die mit dem Schalten einer stromgesteuerten DAC-Zelle verbunden ist. Wir werden analoge Lösungen untersuchen, um dem durch Abschirmung der parasitären Kapazität sowie einen Fehlerkontrollkreis entgegenzuwirken. Schließlich wird eine Schaltungsimplementierung angestrebt, um eine der dualen Quantisierungsarchitekturen in einer modernen CMOS-Technologie zu validieren.

• DFG-Verfahren: Sachbeihilfen