Kompilierte Simulation von HW/SW Systemen

• Antragsteller: Professor Dr. Heinrich Meyr
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 1997 bis 2002
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5372768

Die Erfahrungen zahlreicher Anwender haben gezeigt, daß derzeit verfügbare Prozessor-Simulatoren nur unzureichende Geschwindigkeiten erreichen. Aus dem Grund wurde vorgeschlagen, das Interpreterprinzip durch die kompilierte Simulation zu ersetzen, um bei gleicher Genauigkeit hohe Geschwindigkeitsgewinne zu erzielen. In diesem Forschungsvorhaben soll das Prinzip der kompilierten Simulation zur Realisierung eines schnellen Simulators für Simulation des Prozessors und der Peripherie untersucht und beispielhaft implementiert werden. Ein weiteres Ziel ist die Beschleunigung der Simulation angeschlossener Hardwarekomponenten. Eine Untersuchung zur Retargierung von Prozessor-Simulatoren soll schließlich den Schritt von der beispielhaften Realisierung auf ein allgemeines Prozessormodell vollziehen.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1040: Entwurf und Entwurfsmethodik eingebetteter Systeme