Auf orthogonaler Abtastung basierender DAC mit hoher Bandbreite und hoher Abtastrate unter Verwendung von Elektronik mit geringer Bandbreite (HighDAC)

• Antragsteller: Professor Dr.-Ing. Vadim Issakov; Professor Dr. Thomas Schneider
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2025
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 556011446

Dies ist die vollständig überarbeitete Fassung des abgelehnten Projekts HighDAC. Wir haben die Hintergründe unserer neuen Methode zur Signalverarbeitung besser beschrieben und eine detaillierte Beschreibung von Sinc-Puls-Sequenzen (SPS) aufgenommen. Außerdem werden wir eine 22 nm CMOS-Technologie für die Chip-Herstellung verwenden. Um Platz und Kosten für den Chip zu sparen, haben wir von GlobalFoundries die Zusage erhalten, den Preis für die Herstellung um die Hälfte zu senken, und außerdem werden wir den DAC mit geringer Bandbreite nicht auf dem Chip integrieren. Stattdessen werden wir einen kommerziellen DAC verwenden (Evaluation Kit RFSoC ZCU216). Um das Potenzial unserer neuen Methode zu zeigen, werden wir außerdem drei Stufen auf dem Chip integrieren, um die 27-fache Bandbreite und Abtastrate (135 GHz und 270 GS/s) der kommerziellen DACs mit 5 GHz und 10 GS/s zu erreichen. Digital-Analog-Wandler (DAC) und Arbitrary-Waveform-Generatoren (AWG) mit hoher Abtastrate und Bandbreite sind für viele verschiedene Anwendungen vom digitalen Radar über Sensoren bis hin zur Kommunikation unerlässlich. Um jedoch mit den ständig steigenden Datenraten in zukünftigen Anwendungen Schritt zu halten, sind neue Ansätze für AWGs und DACs erforderlich. In HighDAC werden wir die Möglichkeiten und Grenzen einer neuen Methode zur Erzeugung von Arbiträrsignalen mit hoher Bandbreite und hoher Abtastrate durch die Realisierung eines System-on-Chip (SoC) untersuchen, das aus Teilblöcken mit niedriger Bandbreite und niedriger Abtastrate besteht. Dies wird durch den neuartigen Ansatz der orthogonalen Abtastung durch Sinus-Pulsfolgen erreicht. Wir wollen zeigen, dass diese neue Methode die Implementierung integrierter DACs mit Abtastraten und Bandbreiten weit jenseits des Stands der Technik (>>100 GHz) ermöglicht. Um das Potenzial der Methode zu untersuchen, wollen wir die Realisierung eines hybriden Systems demonstrieren, das als DAC mit 270 GS/s (135 GHz analoge Bandbreite) mit einer effektiven Bitanzahl (ENOB) von 7 arbeitet. Dieses System soll aus "einfacheren" integrierten DACs mit einer Bandbreite von nur 5 GHz bestehen, die auf einem einzigen SoC integriert sind. Die Leistung des DAC wird durch optische Kommunikationsexperimente mit 200 Gbd, 16-QAM Nyquist-Signalen (1.6 Tbit/s für Polarisationsmultiplex) in einem Kommunikationstestfeld evaluiert. Unser Ziel ist es, das Potenzial dieser neuen Signalverarbeitungsmethode für Kommunikationsnetze mit Tbit/s-Datenraten aufzuzeigen. Wenn HighDAC erfolgreich ist, wird es den Weg zu einem vollständig integrierten DAC mit hoher Bandbreite auf einer CMOS-Plattform für Kommunikationsnetze, drahtlose Geräte und Datenzentren von morgen ebnen. Neben der Kommunikation wird HighDAC auch Arbitrary-Waveform-Generatoren mit sehr hoher Bandbreite für Radarsysteme beim autonomen Fahren, für Sensoren und Messgeräte ermöglichen.

• DFG-Verfahren: Sachbeihilfen